Preview

Informatics

Advanced search

Section Details


LOGICAL DESIGN

 
Issue Title
 
Vol 21, No 3 (2024) Extraction of logical networks during decompiling transistor-level CMOS circuit descriptions Abstract   PDF (Rus)
D. I. Cheremisinov, L. D. Cheremisinova
 
Vol 21, No 3 (2024) Decomposition of a parallel automaton into a net of sequential automata and low power state assignment of them at asynchronous implementation Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 21, No 2 (2024) Dissimilarity measures based on the application of Hamming distance to generate controlled probabilistic tests Abstract   PDF (Rus)
V. N. Yarmolik, V. V. Petrovskaya, N. A. Shevchenko
 
Vol 21, No 1 (2024) Technology independent optimization when implementing sparse systems of disjunctive normal forms of Boolean functions in ASIC Abstract   PDF (Rus)
P. N. Bibilo, S. N. Kardash
 
Vol 20, No 4 (2023) Formal description model and conditions for detecting linked coupling faults of the memory devices Abstract   PDF (Rus)
V. N. Yarmolik, D. V. Demenkovets, V. V. Petrovskaya, A. A. Ivaniuk
 
Vol 20, No 4 (2023) Simulation of discrete control systems with parallelism of behavior Abstract   PDF (Rus)
D. I. Cheremisinov, L. D. Cheremisinova
 
Vol 20, No 2 (2023) Application of decision diagrams of incompletely specified of k-valued logic functions in the synthesis of logical circuits Abstract   PDF (Rus)
P. N. Bibilo
 
Vol 20, No 2 (2023) Generation of shortest path search dataflow networks of actors for parallel multi-core implementation Abstract   PDF (Eng)
A. A. Prihozhy
 
Vol 20, No 1 (2023) Hardware implementation of Boolean functions based on the automaton model Abstract   PDF (Rus)
A. A. Butov
 
Vol 20, No 1 (2023) Joint low power state assignment of sequential automata of a net implementing a parallel automaton Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 19, No 4 (2022) A measure of the difference between test sets for generating controlled random tests Abstract   PDF (Rus)
V. N. Yarmolik, V. V. Petrovskaya, I. Mrozek
 
Vol 19, No 3 (2022) Canonization of graphs during transistor circuits decompilation Abstract   PDF (Rus)
D. I. Cheremisinov, L. D. Cheremisinova
 
Vol 19, No 3 (2022) Generation of address sequences with specified switching activity and address repeatability Abstract   PDF (Rus)
V. N. Yarmolik, N. A. Shevchenko, V. А. Levantsevich, D. V. Demenkovets
 
Vol 19, No 2 (2022) Experimental comparison of the effectiveness of programs for minimizing systems of Boolean functions in the class of disjunctive normal forms Abstract   PDF (Rus)
P. N. Bibilo, I. P. Loginova
 
Vol 19, No 1 (2022) Synthesis of combinational circuits by means of bi-decomposition of Boolean functions Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 18, No 4 (2021) Logical gates recognition in a flat transistor circuit Abstract   PDF (Rus)
D. I. Cheremisinov, L. D. Cheremisinova
 
Vol 18, No 2 (2021) Minimization of Boolean functions in the class of orthogonal disjunctive normal forms Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 18, No 2 (2021) Minimization of binary decision diagrams for systems of completely defined Boolean functions using Shannon expansions and algebraic representations of cofactors Abstract   PDF (Rus)
P. N. Bibilo, V. I. Romanov
 
Vol 18, No 1 (2021) Construction and application of march tests for pattern sensitive memory faults detection Abstract   PDF (Rus)
V. N. Yarmolik, V. A. Levantsevich, D. V. Demenkovets, I. Mrozek
 
Vol 18, No 1 (2021) Logical minimization for combinatorial structure in FPGA Abstract   PDF (Rus)
P. N. Bibilo, Yu. Yu. Lankevich, V. I. Romanov
 
Vol 17, No 3 (2020) Algorithms for partitioning logical circuits into subcircuits Abstract   PDF (Rus)
N. A. Kirienko
 
Vol 17, No 3 (2020) A heuristic method for bi-decomposition of partial Boolean functions Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 17, No 1 (2020) The search for subsystems of related functions from multilevel representation of systems of Boolean functions1 Abstract   PDF (Rus)
P. N. Bibilo, A. M. Pazniak
 
Vol 16, No 4 (2019) A method for bi-decomposition of partial Boolean functions Abstract   PDF (Rus)
Yu. V. Pottosin
 
Vol 17, No 1 (2020) Generation of address sequences with a given switching activity Abstract   PDF (Rus)
V. N. Yarmolik, N. A. Shevchenko
 
Vol 16, No 3 (2019) Sum code family formation method with undetectable error minimum in data vectors Abstract   PDF (Rus)
D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhnikov
 
Vol 16, No 3 (2019) Obfuscation of combination circuits of digital devices from unauthorized access Abstract   PDF (Rus)
L. A. Zolotorevich
 
No 1(01) (2004) О ТАБЛИЧНОМ ЗАДАНИИ СИСТЕМ ПОЛНОСТЬЮ ОПРЕДЕЛЕННЫХ БУЛЕВЫХ ФУНКЦИЙ Abstract   PDF (Rus)
,
 
No 1(01) (2004) МИНИМИЗАЦИЯ ПЛОЩАДИ РЕГУЛЯРНЫХ МАТРИЧНЫХ СТРУКТУР ЗАКАЗНЫХ СБИС МЕТОДОМ СВЕРТКИ Abstract   PDF (Rus)
 
No 1(01) (2004) ОБ ИНТЕРПРЕТАЦИИ ВРЕМЕННОЙ ЛОГИКИ ПРИ СИМВОЛИЧЕСКОЙ ВЕРИФИКАЦИИ Abstract   PDF (Rus)
 
No 4(8) (2005) ДЕКОМПОЗИЦИЯ СИСТЕМЫ БУЛЕВЫХ ФУНКЦИЙ ПО ЗАДАННЫМ ВХОДНЫМ ФУНКЦИЯМ Abstract   PDF (Rus)
,
 
No 4(8) (2005) ЭНЕРГОСБЕРЕГАЮЩЕЕ КОДИРОВАНИЕ СОСТОЯНИЙ КОНЕЧНОГО АВТОМАТА. МЕТОД КВАДРАТОВ Abstract   PDF (Rus)
 
No 4(8) (2005) ПРОГРАММНЫЕ СРЕДСТВА ДЛЯ РЕШЕНИЯ ЛОГИКО-КОМБИНАТОРНЫХ ЗАДАЧ Abstract   PDF (Rus)
 
No 4(8) (2005) ВСТРОЕННАЯ АППАРАТУРА НЕРАЗРУШАЮЩЕГО САМОТЕСТИРОВАНИЯ ДЛЯ СХЕМ ОЗУ НА ОСНОВЕ ЛОКАЛЬНО-СИММЕТРИЧНЫХ ТЕСТОВ Abstract   PDF (Rus)
,
 
No 2(6) (2005) ПАРАЛЛЕЛЬНАЯ ПРОВЕРКА ДНФ НА ТАВТОЛОГИЮ Abstract   PDF (Rus)
 
No 2(6) (2005) РАЗВИТИЕ ТАБЛИЧНОГО МЕТОДА ДЕКОМПОЗИЦИИ СИСТЕМЫ ПОЛНОСТЬЮ ОПРЕДЕЛЕННЫХ БУЛЕВЫХ ФУНКЦИЙ Abstract   PDF (Rus)
 
No 2(6) (2005) СИНТЕЗ МИКРОПРОГРАММНОГО АВТОМАТА С МНОЖЕСТВЕННЫМ КОДИРОВАНИЕМ НАБОРОВ МИКРООПЕРАЦИЙ Abstract   PDF (Rus)
,
 
No 1(5) (2005) ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL Abstract   PDF (Rus)
 
No 1(5) (2005) МОРФИЗМЫ МОДЕЛЕЙ ПОВЕДЕНИЯ РАСПРЕДЕЛЕННЫХ СИСТЕМ Abstract   PDF (Rus)
 
No 1(5) (2005) МОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ В СТРУКТУРАХ СБИС НА ЯЗЫКЕ VHDL Abstract   PDF (Rus)
 
No 1(5) (2005) СИНТЕЗ КОМПОЗИЦИОННОГО МИКРОПРОГРАММНОГО УСТРОЙСТВА УПРАВЛЕНИЯ С ОПТИМАЛЬНЫМ КОДИРОВАНИЕМ ЭЛЕМЕНТАРНЫХ ОПЕРАТОРНЫХ ЛИНЕЙНЫХ ЦЕПЕЙ Abstract   PDF (Rus)
,
 
Vol 16, No 2 (2019) Logical optimization of Boolean nets using Shannon expansion Abstract   PDF (Rus)
P. N. Bibilo, Yu. Y. Lankevich
 
No 4(12) (2006) ФОРМИРОВАНИЕ АДРЕСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ С МАКСИМАЛЬНЫМ СРЕДНИМ ХЭММИНГОВЫМ РАССТОЯНИЕМ ДЛЯ МНОГОКРАТНОГО ТЕСТИРОВАНИЯ ОЗУ Abstract   PDF (Rus)
,
 
No 4(12) (2006) СиВер – СИСТЕМА СИНТЕЗА И ВЕРИФИКАЦИИ КОМБИНАЦИОННЫХ ЛОГИЧЕСКИХ СХЕМ Abstract   PDF (Rus)
, ,
 
No 1(9) (2006) РЕШЕНИЕ БОЛЬШИНСТВА ЛИНЕЙНЫХ ЛОГИЧЕСКИХ УРАВНЕНИЙ НЕСОВМЕСТНОЙ СИСТЕМЫ НА СУПЕРКОМПЬЮТЕРЕ Abstract   PDF (Rus)
,
 
No 1(9) (2006) VHDL-МОДЕЛИ МАТЕМАТИЧЕСКИХ ФУНКЦИЙ, ОСНОВАННЫЕ НА КУСОЧНО-ПОЛИНОМИАЛЬНОЙ ИНТЕРПОЛЯЦИИ Abstract   PDF (Rus)
 
No 1(9) (2006) МИНИМИЗАЦИЯ СИСТЕМ БУЛЕВЫХ ФУНКЦИЙ В КЛАССЕ ДИЗЪЮНКТИВНЫХ НОРМАЛЬНЫХ ФОРМ Abstract   PDF (Rus)
 
No 1(9) (2006) АНАЛИЗ ЭНЕРГОПОТРЕБЛЕНИЯ МНОГОВХОДОВОГО СУММАТОРА ПО МОДУЛЮ ДВА Abstract   PDF (Rus)
 
No 1(9) (2006) ОБНАРУЖЕНИЕ КОДОЧУВСТВИТЕЛЬНЫХ НЕИСПРАВНОСТЕЙ ЗАПОМИНАЮЩИХ УСТРОЙСТВ С МНОГОКРАТНЫМ ИСПОЛЬЗОВАНИЕМ МАРШЕВЫХ ТЕСТОВ Abstract   PDF (Rus)
,
 
Vol 16, No 2 (2019) Verification of systems with behavior parallelism on the basis of the graph of reachable states Abstract   PDF (Rus)
Yu. V. Pottosin, V. I. Romanov, L. D. Cheremisinova
 
No 1(9) (2006) СРАВНЕНИЕ СХЕМНЫХ РЕАЛИЗАЦИЙ VHDL-МОДЕЛЕЙ, ИСПОЛЬЗУЮЩИХ ЧАСТИЧНУЮ ОПРЕДЕЛЕННОСТЬ БУЛЕВЫХ ФУНКЦИЙ Abstract   PDF (Rus)
 
No 2(14) (2007) ДЕКОМПОЗИЦИЯ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ – ПОИСК ПОДХОДЯЩЕГО РАЗБИЕНИЯ Abstract   PDF (Rus)
 
No 2(14) (2007) АЛГОРИТМ ПОКРЫТИЯ РАЗРЕЖЕННЫХ БУЛЕВЫХ МАТРИЦ Abstract   PDF (Rus)
 
No 2(14) (2007) СИНТЕЗ УСТРОЙСТВА УПРАВЛЕНИЯ С МОДИФИЦИРОВАННЫМИ ОПЕРАТОРНЫМИ ЛИНЕЙНЫМИ ЦЕПЯМИ Abstract   PDF (Rus)
, ,
 
No 2(14) (2007) ОПТИМИЗАЦИЯ ЛОГИЧЕСКОЙ СХЕМЫ АВТОМАТА МУРА НА ПРОГРАММИРУЕМОЙ МАТРИЧНОЙ ЛОГИКЕ Abstract   PDF (Rus)
, ,
 
No 2(14) (2007) ОЦЕНКА ВЕРОЯТНОСТИ ОТКАЗА НЕВОССТАНАВЛИВАЕМОЙ СИСТЕМЫ С ИСПОЛЬЗОВАНИЕМ МЕТОДОВ АЛГЕБРЫ ЛОГИКИ Abstract   PDF (Rus)
,
 
No 1(13) (2007) ИССЛЕДОВАНИЕ ЭФФЕКТИВНОСТИ ЛОГИЧЕСКОЙ МИНИМИЗАЦИИ В ПРОЦЕССЕ СИНТЕЗА КОМБИНАЦИОННЫХ СХЕМ Abstract   PDF (Rus)
,
 
No 1(13) (2007) МОДЕЛИРОВАНИЕ ФУНКЦИОНАЛЬНЫХ НЕИСПРАВНОСТЕЙ ЦИФРОВЫХ УСТРОЙСТВ СРЕДСТВАМИ ЯЗЫКА VHDL Abstract   PDF (Rus)
 
No 1(13) (2007) МЕТОДИКА ПРОЕКТИРОВАНИЯ БЫСТРОДЕЙСТВУЮЩЕГО ГЕНЕРАТОРА ПСЕВДОСЛУЧАЙНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ МАКСИМАЛЬНОЙ ДЛИНЫ Abstract   PDF (Rus)
 
No 1(13) (2007) НАХОЖДЕНИЕ ОТНОШЕНИЯ ПАРАЛЛЕЛЬНОСТИ НА МНОЖЕСТВЕ ЦЕПОЧЕК АЛГОРИТМА УПРАВЛЕНИЯ Abstract   PDF (Rus)
 
No 1(13) (2007) ДЕКОМПОЗИЦИЯ ЧАСТИЧНЫХ БУЛЕВЫХ ФУНКЦИЙ - ПРОВЕРКА НА РАЗДЕЛИМОСТЬ ПО ЗАДАННОМУ РАЗБИЕНИЮ Abstract   PDF (Rus)
 
No 4(20) (2008) РЕАЛИЗАЦИЯ ЭВРИСТИЧЕСКОГО МЕТОДА ДЕКОМПОЗИЦИИ БУЛЕВЫХ ФУНКЦИЙ Abstract   PDF (Rus)
,
 
No 4(20) (2008) ПОСТРОЕНИЕ ПОСЛЕДОВАТЕЛЬНОСТЕЙ ДЛЯ ТЕСТИРОВАНИЯ D-ТРИГГЕРОВ СИНХРОННЫХ ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМ Abstract   PDF (Rus)
 
No 3(19) (2008) РЕШЕНИЕ СИСТЕМЫ ДИЗЪЮНКТИВНЫХ УРАВНЕНИЙ МЕТОДОМ ПЕРЕМНОЖЕНИЯ ДНФ Abstract   PDF (Rus)
 
No 3(19) (2008) АНАЛИЗ КОЛИЧЕСТВЕННЫХ ХАРАКТЕРИСТИК РАЗЛИЧИЯ ПРИ ТЕСТИРОВАНИИ ОЗУ Abstract   PDF (Rus)
, ,
 
No 2(18) (2008) НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ Abstract   PDF (Rus)
,
 
No 2(18) (2008) ВНЕДРЕНИЕ ФУНКЦИОНАЛЬНЫХ НЕИСПРАВНОСТЕЙ ОЗУ В ОПИСАНИЯ ЦИФРОВЫХ УСТРОЙСТВ НА ЯЗЫКЕ VHDL Abstract   PDF (Rus)
,
 
No 2(18) (2008) ТОПОЛОГИЧЕСКАЯ ОПТИМИЗАЦИЯ РЕГУЛЯРНЫХ МОП СТРУКТУР МЕТОДОМ ДВУДОЛЬНОЙ СВЕРТКИ Abstract   PDF (Rus)
 
No 2(18) (2008) МЕТОД МИНИМИЗАЦИИ СИСТЕМЫ ПОЛНОСТЬЮ ОПРЕДЕЛЕННЫХ БУЛЕВЫХ ФУНКЦИЙ Abstract   PDF (Rus)
, ,
 
No 3(23) (2009) ОПТИМИЗАЦИОННЫЕ ПРЕОБРАЗОВАНИЯ ЛОГИЧЕСКОЙ СХЕМЫ НА ОСНОВЕ БЛОЧНОГО РАЗБИЕНИЯ Abstract   PDF (Rus)
,
 
1 - 70 of 102 Items 1 2 > >>