Моделирование дискретных управляющих систем с параллелизмом поведения

Цели. Рассматривается задача функциональной верификации устройств управления относительно спецификации на их проектирование. При решении задач реализации и тестирования дискретных систем приходится иметь дело с наличием параллелизма в поведении взаимодействующих объектов управления, что отображается также и в задании на проектирование устройств управления ими. Цель исследования заключается в разработке метода имитационного моделирования описаний дискретных систем, который позволяет динамически тестировать поведение таких систем на области, ограниченной их возможным функционированием.

Методы. В работе рассматривается класс систем управления с параллелизмом происходящих в них процессов, позволяющим линеаризовать их выполнение. Для задания спецификации таких систем управления предлагается использовать язык ПРАЛУ параллельных алгоритмов управления, в основе которого лежат сети Петри и который позволяет упорядочивать во времени события, происходящие в процессе работы устройства. Предлагается объектно-ориентированный подход к моделированию описания алгоритма управления на уровне транзакций. Для этого разработана модель TLM (Transaction-Level Modeling) описаний на языке ПРАЛУ устройств с параллелизмом поведения. Модель уровня транзакций описывает систему набором взаимодействующих процессов, которые выполняются параллельно и определяют ее поведение во времени.

Результаты. Определены ключевые понятия модели TLM для моделирования описаний алгоритмов управления на языке ПРАЛУ: структура данных, транзакции, процессы и барьерной механизм синхронизации параллельно выполняющихся процессов. Предложен метод преобразования описания алгоритма на языке ПРАЛУ в модель TLM, который основан на представлении операций языка в виде композиций элементарных операций, выполняющихся последовательно. Набор таких операций составляет базис алгоритмического разложения параллельного алгоритма на языке ПРАЛУ в программу на промежуточном языке, которая выполняется строго последовательно. Разработаны трансляторы этой программы на языки Verilog и C, результаты их компиляции представляют симуляторы поведения системы управления.

Заключение. Предложенный метод имитационного моделирования может быть использован при создании испытательного стенда для функциональной верификации схемной реализации устройств управления с параллелизмом поведения. При этом тестовые последовательности для верификации схемной реализации могут генерироваться динамически – в процессе моделирования описания алгоритма на языке ПРАЛУ непосредственно устройства управления или системы, включающей алгоритм управления и алгоритмы поведения управляемых объектов.

1. Слинкин, Д. И. Анализ современных методов тестирования и верификации проектов сверхбольших интегральных схем / Д. И. Слинкин // Программные продукты и системы. – 2017. – № 3(30). – С. 401–407.

2. Камкин, А. Обзор современных технологий имитационной верификации аппаратуры / А. Камкин, М. Чупилко // Программирование. – 2011. – № 3. – С. 42–49.

3. Kaner, C. What Is a Good Test Case? Software Testing Analysis & Review Conference (STAR) East / C. Kaner. – Mode of access: https://profinit.eu/wp-content/uploads/2016/03/WhatIsGoodTestcase.pdf. – Date of access: 10.02.2023.

4. The Open Source VHDL Verification Methodology. User’s Guide Rev. 1.2 / ed. J. Lewis. – Mode of access: https://www.doulos.com/knowhow/vhdl/the-open-source-vhdl-verification-methodology-osvvm/. – Date of access: 02.09.2023.

5. Закревский, А. Д. Параллельные алгоритмы логического управления / А. Д. Закревский. – Минск : Ин-т техн. кибернетики НАН Беларуси, 1999. – 202 с.

6. Advanced Verification Methodology Cookbook / A. Rose [et al.] ; ed. M. Glasser. – Mentor Graphics Corporation, 2008. – 338 р.

7. Cai, L. Transaction level modeling: an overview / L. Cai, D. Gajski // First IEEE/ACM/IFIP Intern. Conf. on Hardware/ Software Codesign and Systems Synthesis, Newport Beach, CA, USA, 1–3 Oct. 2003. – Newport Beach, 2003. – P. 19–24.

8. Подход UniTesK к разработке тестов / В. В. Кулямин [и др.] // Программирование. – 2003. – № 6(29). – С. 25–43.

9. Lee, D. Principles and methods of testing finite state machine – a survey / D. Lee, M. Yannakakis // Proceedings of the IEEE. – 1996. – Vol. 84, no. 8. – P. 1090–1123.

10. Kanso, B. Compositional testing for FSM-based models / B. Kanso, O. Chebaro // Intern. J. of Software Engineering & Applications (IJSEA). – 2014. – Vol. 5, no. 3. – P. 9–23.

11. Ponce de Leon, H. Model-based testing for concurrent systems with labeled event structures / H. Ponce de Leon, S. H. Delphine Longuet // Software Testing, Verification & Reliability. – 2014. – Vol. 24, no. 7. – P. 558–590.

12. Питерсон, Дж. Теория сетей Петри и моделирование систем : пер. с англ. / Дж. Питерсон. – М. : Мир, 1984. – 264 с.

13. Zhu, H. A methodology of testing high-level Petri nets / H. Zhu, X. D. He // Information and Software Technology. – 2002. – Vol. 44. – P. 473–489.

14. I/O conformance test generation with colored Petri nets / J. Liu [et al.] // Applied Mathematics and Information Sciences. – 2014. – Vol. 8, no. 6. – P. 2695–2704.

15. Бурдонов, И. Б. Неизбыточные алгоритмы обхода ориентированных графов. Детерминированный случай / И. Б. Бурдонов, А. С. Косачев, В. В. Кулямин // Программирование. – 2003. – № 5. – С. 11–30.

16. Herlihy, M. P. Linearizability: a correctness condition for concurrent objects / M. P. Herlihy, J. M. Wing // ACM Transactions on Programming Languages and Systems. – 1990. – Vol. 12, no. 3. – P. 463–492.

17. Solihin, Y. Fundamentals of Parallel Multicore Architecture / Y. Solihin. – CRC Press, 2015. – 494 р.

18. Halbwachs, N. Synchronous Programming of Reactive Systems / N. Halbwachs. – Springer-Verlag, 2010. – 192 p.

19. Черемисинов, Д. И. Проектирование и анализ параллелизма в процессах и программах / Д. И. Черемисинов. – Минск : Беларуская навука, 2011. – 300 с.

20. Dtrgeron, J. Writing Test Benches & Functional Verification of HDL Models 2gd Edition / J. Dtrgeron. – Springer, 1993. – 508 р.