1. Logic Minimization Algorithms for VLSI synthesis / R.K. Brayton, G.D. Hatchel, C.T. McMullen et al. - Boston: Kluwer Academic Publishers, 1984.
2. ESPRESSO-II: a New Logic Minimizer for PLA / R.K. Brayton, G.D. Hatchel, C.T. McMullen et al. // IEEE Pros. Custom Integrated Circuits Conf. - Rochester, 1984.
3. Rudel R., Sangiovanni Vincentelli A. Multiple-Valued Minimization for PLA Optimization // IEEE Trans. Computer-Aided Des. -1987. - Vol. CAD-6. - № 5. - Р. 727-751.
4. Закревский А.Д. Логический синтез каскадных схем. - М.: Гл. ред. физ.-мат. лит., 1981.
5. Закревский А.Д., Поттосин Ю.В., Черемисинова Л.Д. Основы логического проектирования. Оптимизация в булевом пространстве. Кн. 2. - Мн.: ОИПИ НАН Белару-си, 2004.
6. Сапоженко А.А., Чухров И.П. Минимизация булевых функций в классе дизъюнктивных нормальных форм // Итоги науки и техники. - М., 1987. - Т. 25. - С. 68-116.
7. Бибило П.Н. Синтез логических схем с использованием языка VHDL. - М.: Солон-Р, 2002. - 384 с.
8. Система «Custom Logic» автоматизированного проектирования управляющей логики заказных цифровых СБИС / П.Н. Бибило, И.В. Василькова, С.Н. Кардаш и др. // Микроэлектроника. - 2003. - Т. 32. - № 5. - С. 379-398.
9. Yang S. Logic synthesis and optimization benchmarks user guide version 3.0. Technical Report. - Microelectronics Center of North Carolina, 1991.
10. Закревский А.Д., Торопов Н.Р. Генераторы псевдослучайных логико-комбинаторных объектов // Логическое проектирование: сб. науч. тр. - Мн.: Ин-т техн. кибернетики НАН Беларуси, 1999. - С. 49-63.