Для цитирования:

Черемисинов Д.И., Черемисинова Л.Д. Распознавание логических вентилей в плоской транзисторной схеме. Информатика. 2021;18(4):96-107. https://doi.org/10.37661/1816-0301-2021-18-4-96-107

For citation:

Cheremisinov D.I., Cheremisinova L.D. Logical gates recognition in a flat transistor circuit. Informatics. 2021;18(4):96-107. (In Russ.) https://doi.org/10.37661/1816-0301-2021-18-4-96-107