ВСТРОЕННАЯ АППАРАТУРА НЕРАЗРУШАЮЩЕГО САМОТЕСТИРОВАНИЯ ДЛЯ СХЕМ ОЗУ НА ОСНОВЕ ЛОКАЛЬНО-СИММЕТРИЧНЫХ ТЕСТОВ
Аннотация
Дается сравнительный анализ нескольких схем встроенной аппаратуры самотестирования оперативных запоминающих устройств (ВАСТ ОЗУ). Рассмотренные ВАСТ ОЗУ отличаются сложностью реализуемых тестов, количеством использованных сигнатурных анализаторов и количеством обнаруживаемых неисправностей. Предлагается алгоритм поиска минимального количества сигнатурных анализаторов, необходимых для реализации новых локально-симметричных тестов в виде ВАСТ ОЗУ, и генерации последовательности их использования.
Об авторах
А. П. ЗанковичРоссия
В. Н. Ярмолик
Белорусский государственный университет информатики и радиоэлектроники
Беларусь
Беларусь
Список литературы
1. Mazumder P., Chakraborty K. Testing and Testable Design of High-Density Random-Access Memories. – Chichester: Addison-Wesley, 1997. – 448 p.
2. Marinescu M. Simple and Efficient Algorithms for Functional RAM Testing // IEEE International Test Conference: Proc. IEEE Computer Society. – Philadelphia, PA, USA, 1982. – P. 236–239.
3. Занкович А.П., Ярмолик В.Н. Неразрушающее тестирование ОЗУ на основе анализа симметрии выходных данных // Автоматика и телемеханика. – 2003. – № 9. – С. 141–154.
4. Zankovich A.P., Yarmolik V.N. Aliasing minimization of transparent memory testing // Новые информационные технологии = New Information Technologies: Мат. V Междунар. науч. конф., Минск, 29–30 октября 2002 г.: В 2 т. – Минск, 2002. – Т. 1. – С. 71–76.
5. Nicolaidis M. Transparent BIST for RAMs // IEEE International Test Conference: Proc. – Baltimore, Maryland, USA, 1992. – P. 596–607.
6. Hellebrand S., Wundelich H.-J., Yarmolik V.N. Symmetric Transparent BIST for RAMs // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 702–707.
7. Бибило П.Н. Основы языка VHDL: 2-е изд. – М.: Солон-Р, 2002. – 224 c.
8. Zoriah Y., Dey S., Rodgers M. Test of Future System-on Chip // IEEE International Test Conference: Proc. – Atlantic City, NJ, USA, 2000. – P. 392–398.
9. Industrial BIST for Embedded RAMs / P. Camurati, P. Prinetto, M.S. Reorda et al. // IEEE Design and Test of Computers. – 1995. – Vol. 12. – № 3. – P. 86–95.
10. Saluja K.K., Sng S.H., Kinoshita K. Built-In Self-Test RAM: A practical alternative // IEEE Design and Test of Computer. – 1987. – Vol. 4. – № 1. – P. 42–51.
11. A Programmable BIST Core For Embedded DRAM / C.-T. Huang, J.-R. Huang, C.-F. Wu et al. // IEEE Design and Test of Computers. – Vol. 16. – № 1. – 1999. – P. 59–70.
12. Zarrineh K., Upadhyaya S.J. On Programmable Memory BuiltIn Self Test Architectures // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 708–713.
Рецензия
Для цитирования:
Занкович А.П., Ярмолик В.Н. ВСТРОЕННАЯ АППАРАТУРА НЕРАЗРУШАЮЩЕГО САМОТЕСТИРОВАНИЯ ДЛЯ СХЕМ ОЗУ НА ОСНОВЕ ЛОКАЛЬНО-СИММЕТРИЧНЫХ ТЕСТОВ. Информатика. 2005;(4(8)):124-134.
Просмотров: 467
Послать статью по эл. почте 