ОПТИМИЗАЦИЯ ЛОГИЧЕСКОЙ СХЕМЫ АВТОМАТА МУРА НА ПРОГРАММИРУЕМОЙ МАТРИЧНОЙ ЛОГИКЕ

Аннотация

Описывается метод уменьшения числа макроячеек программируемой матричной логики (ПМЛ) в логической схеме микропрограммного автомата Мура, основанный на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных состояний. Предлагаемый подход позволяет уменьшить аппаратурные затраты без уменьшения производительности цифровой системы. Приводится пример применения описываемого метода.