Preview

Информатика

Расширенный поиск

Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах

Полный текст:

Аннотация

Изложены результаты исследований способов построения разделимых кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах. Приведены формулы подсчета числа необнаруживаемых ошибок в информационных векторах и свойства данного класса кодов. Представлен универсальный способ построения таких кодов, дающий для каждого значения длины информационного вектора возможность получения целого семейства кодов, обладающих к тому же различными распределениями необнаруживаемых ошибок по видам и кратностям. Приведены примеры построения кодов, методология анализа их характеристик, а также дано сравнение кодов между собой. Предложен метод синтеза кодеров разработанных кодов с суммированием.

Об авторах

Д. В. Ефанов
ООО "ЛокоТех-Сигнал"; Российский университет транспорта (МИИТ)
Россия

доктор технических наук, доцент, руководитель направления систем мониторинга и диагностики, ООО «ЛокоТехСигнал»; профессор кафедры «Автоматика, телемеханика и связь на железнодорожном транспорте», Российский университет транспорта

SPIN-код: 1663-0900



В. В. Сапожников
Петербургский государственный университет путей сообщения Императора Александра I
Россия
доктор технических наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах»


Вл. В. Сапожников
Петербургский государственный университет путей сообщения Императора Александра I
Россия
доктор технических наук, профессор, профессор кафедры «Автоматика и телемеханика на железных дорогах»


Список литературы

1. Rahaman, H. Universal test set for detecting stuck-at and bridging faults in double fixed-polarity Reed-Muller programmable logic arrays / H. Rahaman, D. K. Das // Computers and Digital Techniques. – 2006. – Vol. 153, iss. 2. – P. 109–116.

2. Concurrent error detection in Reed – Solomon encoders and decoders / G. C. Cardarilli [et al.] // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. – 2007. – Vol. 15, iss. 7. – P. 842–846.

3. Optimal testing of Reed-Muller codes / A. Bhattacharyya [et al.] // Proc. of IEEE 51st Annual Symp. on Foundations of Computer Science, Las Vegas, USA, 23–26 Oct. 2010. – Las Vegas, 2010. – P. 488–497.

4. Experimental study on Hamming and Hsiao codes in the context of embedded applications / G. Tshagharyan [et al.] // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017), Novi Sad, Serbia, 29 Sept. – 2 Oct. 2017. – Novi Sad, 2017. – P. 25–28.

5. R-code for concurrent error detection and correction in the logic circuits / A. Stempkovskiy [et al.] // IEEE Conf. of Russian Young Researchers in Electrical and Electronic Engineering (EIConRus), 29 Jan. – 1 Febr. 2018, Moscow, Russia. – Moscow, 2018. – P. 1430–1433.

6. Piestrak, S. J. Design of Self-Testing Checkers for Unidirectional Error Detecting Codes / S. J. Piestrak. – Wrocław : Oficyna Wydawnicza Politechniki Wrocłavskiej, 1995. – 111 p.

7. Fujiwara, E. Code Design for Dependable Systems: Theory and Practical Applications / E. Fujiwara. – John Wiley & Sons, 2006. – 720 p.

8. New Methods of Concurrent Checking : 1st ed. / M. Göessel [et al.]. – Dordrecht : Springer Science + Business Media B.V., 2008. – 184 p.

9. Согомонян, Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. – М. : Радио и связь, 1989. – 208 с.

10. Pradhan, D. K. Fault-Tolerant Computer System Design / D. K. Pradhan. – N. Y. : Prentice Hall, 1996. – 560 p.

11. Рабочее диагностирование безопасных информационно-управляющих систем / А. В. Дрозд [и др.] ; под ред. А. В. Дрозда, В. С. Харченко. – Харьков : Национальный аэрокосмический университет им. Н. Е. Жуковского «ХАИ», 2012. – 614 с.

12. Kharchenko, V. Green IT engineering: concepts, models, complex systems architectures / V. Kharchenko, Yu. Kondratenko, J. Kacprzyk // Springer Book Series "Studies in Systems, Decision and Control". – Springer International Publishing Switzerland, 2017. – Vol. 74. – 305 p.

13. Efanov, D. Generalized algorithm of building summation codes for the tasks of technical diagnostics of discrete systems / D. Efanov, V. Sapozhnikov, Vl. Sapozhnikov // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS’2017), Novi Sad, Serbia, 29 Sept. – 2 Oct. 2017. – Novi Sad, 2017. – P. 365–371.

14. Nicolaidis, M. On-line testing for VLSI – а compendium of approaches / M. Nicolaidis, Y. Zorian // J. of Electronic Testing: Theory and Applications. – 1998. – No. 12. – P. 7–20.

15. Das, D. Synthesis of circuits with low-cost concurrent error detection based on Bose-Lin codes / D. Das, N. A. Touba // J. of Electronic Testing: Theory and Applications. – 1999. – Vol. 15, iss. 1–2. – P. 145–155.

16. Mitra, S. Which concurrent error detection scheme to сhoose? / S. Mitra, E. J. McCluskey // Proc. of Intern. Test Conf., Atlantic City, USA, 3–5 Oct. 2000. – Atlantic City, 2000. – P. 985–994.

17. Bose, B. Systematic unidirectional error-detection codes / B. Bose, D. J. Lin // IEEE Transaction on Computers. – 1985. – Vol. C-34. – P. 1026–1032.

18. Jha, N. K. A new class of symmetric error correcting/unidirectional error detecting codes / N. K. Jha // Computers and Mathematic with Application. – 1990. – Vol. 19, no. 5. – P. 95–104.

19. Efanov, D. The use of codes with fixed multiplicities of detected unidirectional and asymmetrical errors in the process of organizing combinational circuit testing / D. Efanov, V. Sapozhnikov, Vl. Sapozhnikov // Proc. of 16th IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, Russia, 14–17 Sept. 2018. – Kazan, 2018. – P. 114–122.

20. Построение модифицированного кода Бергера с минимальным числом необнаруживаемых ошибок информационных разрядов / А. А. Блюдов [и др.] // Электронное моделирование. – 2012. – Т. 34, № 6. – С. 17–29.

21. Модульные коды с суммированием взвешенных переходов с последовательностью весовых коэффициентов, образующей натуральный ряд чисел / В. В. Сапожников [и др.] // Труды СПИИРАН. – 2017. – № 1. – С. 137–164.

22. Сапожников, В. В. Модульно-взвешенные коды с суммированием с наименьшим общим числом необнаруживаемых ошибок в информационных векторах / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. – 2017. – Т. 39, № 4. – С. 69–88.

23. Коды с суммированием с эффективным обнаружением двукратных ошибок для организации систем функционального контроля логических устройств / В. В. Дмитриев [и др.] // Автоматика и телемеханика. – 2018. – № 4. – С. 105–122.

24. Ефанов, Д. В. О свойствах кода с суммированием в схемах функционального контроля / Д. В. Ефанов, В. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. – 2010. – № 6. – С. 155–162.

25. О кодах с суммированием единичных разрядов в системах функционального контроля / А. А. Блюдов [и др.] // Автоматика и телемеханика. – 2014. – № 8. – С. 131–145.

26. Сапожников, В. В. Коды Хэмминга в системах функционального контроля логических устройств / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. – СПб. : Наука, 2018. – 151 с.

27. Experimental studies of polynomial codes in concurrent error detection systems of combinational logical circuits / D. Efanov [et al.] // Proc. of 16th IEEE East-West Design & Test Symposium (EWDTS’2018), Kazan, Russia, 14–17 Sept. 2018. – Kazan, 2018. – P. 184–190.

28. Мехов, В. Б. Контроль комбинационных схем на основе модифицированных кодов с суммированием / В. Б. Мехов, В. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. – 2008. – № 8. – С. 153–165.

29. Сапожников, В. В. Коды с суммированием с последовательностью весовых коэффициентов, образующей натуральный ряд чисел, в системах функционального контроля / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Электронное моделирование. – 2017. – Т. 39, № 5. – С. 37–58.

30. Berger, J. M. A note on error detection codes for asymmetric channels / J. M. Berger // Information and Control. – 1961. – Vol. 4, iss. 1. – P. 68–73.

31. Efanov, D. V. Two-modulus codes with summation of one-data bits for technical diagnostics of discrete systems / D. V. Efanov, V. V. Sapozhnikov, Vl. V. Sapozhnikov // Automatic Control and Computer Sciences. – 2018. – Vol. 52, iss. 1. – P. 1–12.

32. Harris, D. M. Digital Design and Computer Architecture : 2nd ed. / D. M. Harris, S. L. Harris. – Morgan Kaufmann, 2012. – 712 p.

33. Сапожников, В. В. Классификация ошибок в информационных векторах систематических кодов / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов // Известия вузов. Приборостроение. – 2015. – Т. 58, № 5. – С. 333–343.


Для цитирования:


Ефанов Д.В., Сапожников В.В., Сапожников В.В. Способ построения семейства кодов с суммированием с наименьшим общим количеством необнаруживаемых ошибок в информационных векторах. Информатика. 2019;16(3):101-118.

For citation:


Efanov D.V., Sapozhnikov V.V., Sapozhnikov V.V. Sum code family formation method with undetectable error minimum in data vectors. Informatics. 2019;16(3):101-118. (In Russ.)

Просмотров: 36


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 1816-0301 (Print)
ISSN 2617-6963 (Online)