Извлечение логических сетей при декомпиляции описаний КМОП-схем на уровне транзисторов
https://doi.org/10.37661/1816-0301-2024-21-3-23-38
Аннотация
Цели. Рассматривается проблема восстановления функционального описания цифровых устройств СБИС, представленных на транзисторном уровне. Целью исследования является разработка метода и программных средств выделения блоков, представляющих логические сети, из двухуровневых описаний КМОП-схем на транзисторном уровне, которые были получены в результате распознавания (экстракции) подсхем, реализующих логические элементы.
Методы. Предлагаются графовые методы и программные средства извлечения связных блоков, представляющих логические сети, из двухуровневых описаний транзисторных схем в формате SPICE. В графовой интерпретации задача сводится к построению помеченного ориентированного графа логической сети, исходя из помеченного неориентированного двудольного графа, задающего двухуровневое описание транзисторной схемы.
Результаты. Предложенный метод позволяет выделить лексикографически ранжируемые логические сети, от которых производится переход к логическим уравнениям, задающим функции, реализуемые на выходных полюсах полученных сетей. Разработаны программные средства, которые обеспечивают генерацию иерархического описания в формате SPICE, реализующего исходную схему на транзисторном уровне, а также описания выделенных логических сетей на языке SF иерархических структурно-функциональных описаний дискретных устройств и на языках высокого уровня (VHDL и Verilog).
Заключение. Разработанные программные средства включены в программу декомпиляции транзисторных КМОП-схем и протестированы в ее составе на практических примерах схем транзисторного уровня. В работе приведены примеры обратного инжиниринга некоторых практических транзисторных схем.
Для цитирования:
Черемисинов Д.И., Черемисинова Л.Д. Извлечение логических сетей при декомпиляции описаний КМОП-схем на уровне транзисторов. Информатика. 2024;21(3):23-38. https://doi.org/10.37661/1816-0301-2024-21-3-23-38
For citation:
Cheremisinov D.I., Cheremisinova L.D. Extraction of logical networks during decompiling transistor-level CMOS circuit descriptions. Informatics. 2024;21(3):23-38. (In Russ.) https://doi.org/10.37661/1816-0301-2024-21-3-23-38