<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE article PUBLIC "-//NLM//DTD JATS (Z39.96) Journal Publishing DTD v1.3 20210610//EN" "JATS-journalpublishing1-3.dtd">
<article article-type="research-article" dtd-version="1.3" xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xml:lang="ru"><front><journal-meta><journal-id journal-id-type="publisher-id">inform</journal-id><journal-title-group><journal-title xml:lang="ru">Информатика</journal-title><trans-title-group xml:lang="en"><trans-title>Informatics</trans-title></trans-title-group></journal-title-group><issn pub-type="ppub">1816-0301</issn><issn pub-type="epub">2617-6963</issn><publisher><publisher-name>UIIP NASB</publisher-name></publisher></journal-meta><article-meta><article-id custom-type="elpub" pub-id-type="custom">inform-629</article-id><article-categories><subj-group subj-group-type="heading"><subject>Research Article</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="ru"><subject>ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="en"><subject>LOGICAL DESIGN</subject></subj-group></article-categories><title-group><article-title>ОПТИМИЗАЦИЯ ЛОГИЧЕСКОЙ СХЕМЫ АВТОМАТА МУРА НА ПРОГРАММИРУЕМОЙ МАТРИЧНОЙ ЛОГИКЕ</article-title><trans-title-group xml:lang="en"><trans-title></trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Баркалов</surname><given-names>А. А.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Титаренко</surname><given-names>Л. А.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Хмелевский</surname><given-names>С. Я.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib></contrib-group><aff xml:lang="ru" id="aff-1"><institution>Зеленогурский университет</institution><country>Poland</country></aff><pub-date pub-type="collection"><year>2007</year></pub-date><pub-date pub-type="epub"><day>15</day><month>11</month><year>2018</year></pub-date><volume>0</volume><issue>2(14)</issue><fpage>70</fpage><lpage>76</lpage><permissions><copyright-statement>Copyright &amp;#x00A9; Баркалов А.А., Титаренко Л.А., Хмелевский С.Я., 2018</copyright-statement><copyright-year>2018</copyright-year><copyright-holder xml:lang="ru">Баркалов А.А., Титаренко Л.А., Хмелевский С.Я.</copyright-holder><copyright-holder xml:lang="en">Баркалов А.А., Титаренко Л.А., Хмелевский С.Я.</copyright-holder><license xml:lang="ru" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>Данная работа распространяется под лицензией Creative Commons Attribution 4.0.</license-p></license><license xml:lang="en" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>This work is licensed under a Creative Commons Attribution 4.0 License.</license-p></license></permissions><self-uri xlink:href="https://inf.grid.by/jour/article/view/629">https://inf.grid.by/jour/article/view/629</self-uri><abstract><p>Описывается метод уменьшения числа макроячеек программируемой матричной логики (ПМЛ) в логической схеме микропрограммного автомата Мура, основанный на использовании свободных выходов встроенных блоков памяти для представления кодов классов псевдоэквивалентных состояний. Предлагаемый подход позволяет уменьшить аппаратурные затраты без уменьшения производительности цифровой системы. Приводится пример применения описываемого метода.</p></abstract></article-meta></front><back><ref-list><title>References</title><ref id="cit1"><label>1</label><citation-alternatives><mixed-citation xml:lang="ru">Adamski, M. Architectural and Sequential Synthesis of Digital Devices / M. Adamski, A. Barkalov. – Zielona Gora: University of Zielona Gora Press, 2006. – 199 p.</mixed-citation><mixed-citation xml:lang="en">Adamski, M. Architectural and Sequential Synthesis of Digital Devices / M. Adamski, A. Barkalov. – Zielona Gora: University of Zielona Gora Press, 2006. – 199 p.</mixed-citation></citation-alternatives></ref><ref id="cit2"><label>2</label><citation-alternatives><mixed-citation xml:lang="ru">De Micheli, G. Synthesis and Optimization of Digital Circuits / G. De Micheli. – N.-Y.: McGraw Hill, 1994. – 578 p.</mixed-citation><mixed-citation xml:lang="en">De Micheli, G. Synthesis and Optimization of Digital Circuits / G. De Micheli. – N.-Y.: McGraw Hill, 1994. – 578 p.</mixed-citation></citation-alternatives></ref><ref id="cit3"><label>3</label><citation-alternatives><mixed-citation xml:lang="ru">Barkalov, A. Design of Control Units with Programmable Logic / A. Barkalov, W. Wegrzyn. – Zielona Gora: University of Zielona Gora Press, 2006. – 150 p.</mixed-citation><mixed-citation xml:lang="en">Barkalov, A. Design of Control Units with Programmable Logic / A. Barkalov, W. Wegrzyn. – Zielona Gora: University of Zielona Gora Press, 2006. – 150 p.</mixed-citation></citation-alternatives></ref><ref id="cit4"><label>4</label><citation-alternatives><mixed-citation xml:lang="ru">Baranov, S. Logic Synthesis for Control Automata / S. Baranov. – Kluwer Academic Publishers, 1994. – 400 p.</mixed-citation><mixed-citation xml:lang="en">Baranov, S. Logic Synthesis for Control Automata / S. Baranov. – Kluwer Academic Publishers, 1994. – 400 p.</mixed-citation></citation-alternatives></ref><ref id="cit5"><label>5</label><citation-alternatives><mixed-citation xml:lang="ru">Maxfield, C. The Design Warrior’s Guide to FPGA / C. Maxfield. – New Jersey: Elsevier, 2004. – 542 p.</mixed-citation><mixed-citation xml:lang="en">Maxfield, C. The Design Warrior’s Guide to FPGA / C. Maxfield. – New Jersey: Elsevier, 2004. – 542 p.</mixed-citation></citation-alternatives></ref><ref id="cit6"><label>6</label><citation-alternatives><mixed-citation xml:lang="ru">Соловьев, В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем / В.В. Соловьев. – М.: Горячая линия–ТЕЛЕКОМ, 2001. – 636 с.</mixed-citation><mixed-citation xml:lang="en">Соловьев, В.В. Проектирование цифровых схем на основе программируемых логических интегральных схем / В.В. Соловьев. – М.: Горячая линия–ТЕЛЕКОМ, 2001. – 636 с.</mixed-citation></citation-alternatives></ref><ref id="cit7"><label>7</label><citation-alternatives><mixed-citation xml:lang="ru">Грушницкий, Р.И. Проектирование систем на микросхемах программируемой логики / Р.И. Грушницкий, А.Х. Мурсаев, Е.П. Угрюмов. – СПб.: БХВ, 2002. – 636 с.</mixed-citation><mixed-citation xml:lang="en">Грушницкий, Р.И. Проектирование систем на микросхемах программируемой логики / Р.И. Грушницкий, А.Х. Мурсаев, Е.П. Угрюмов. – СПб.: БХВ, 2002. – 636 с.</mixed-citation></citation-alternatives></ref><ref id="cit8"><label>8</label><citation-alternatives><mixed-citation xml:lang="ru">Kania, D. Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu ПМЛ / D. Kania // Zeszyty naukowe Politechniki Śląskiej. – Gliwice, 2004. – 240 p.</mixed-citation><mixed-citation xml:lang="en">Kania, D. Synteza logiczna przeznaczona dla matrycowych struktur programowalnych typu ПМЛ / D. Kania // Zeszyty naukowe Politechniki Śląskiej. – Gliwice, 2004. – 240 p.</mixed-citation></citation-alternatives></ref><ref id="cit9"><label>9</label><citation-alternatives><mixed-citation xml:lang="ru">Баркалов, А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура / А.А. Баркалов // Кибернетика и системный анализ. – 1998. – № 1. – С. 65–72.</mixed-citation><mixed-citation xml:lang="en">Баркалов, А.А. Принципы оптимизации логической схемы микропрограммного автомата Мура / А.А. Баркалов // Кибернетика и системный анализ. – 1998. – № 1. – С. 65–72.</mixed-citation></citation-alternatives></ref><ref id="cit10"><label>10</label><citation-alternatives><mixed-citation xml:lang="ru">Баркалов, А.А. Синтез устройств управления на программируемых логических</mixed-citation><mixed-citation xml:lang="en">Баркалов, А.А. Синтез устройств управления на программируемых логических</mixed-citation></citation-alternatives></ref><ref id="cit11"><label>11</label><citation-alternatives><mixed-citation xml:lang="ru">устройствах / А.А. Баркалов. – Донецк: ДНТУ, 2002. – 262 с.</mixed-citation><mixed-citation xml:lang="en">устройствах / А.А. Баркалов. – Донецк: ДНТУ, 2002. – 262 с.</mixed-citation></citation-alternatives></ref><ref id="cit12"><label>12</label><citation-alternatives><mixed-citation xml:lang="ru">Баркалов, А.А. Синтез микропрограммного автомата с множественным кодированием наборов микроопераций / А.А. Баркалов, А.Ф. Буковец // Информатика. – 2005. – № 2. – С. 54–61.</mixed-citation><mixed-citation xml:lang="en">Баркалов, А.А. Синтез микропрограммного автомата с множественным кодированием наборов микроопераций / А.А. Баркалов, А.Ф. Буковец // Информатика. – 2005. – № 2. – С. 54–61.</mixed-citation></citation-alternatives></ref></ref-list><fn-group><fn fn-type="conflict"><p>The authors declare that there are no conflicts of interest present.</p></fn></fn-group></back></article>
