Неразрушающие тесты с четным повторением адресов для запоминающих устройств

Показывается актуальность задачи тестирования запоминающих устройств современных вычислительных систем. Исследуются математические модели неисправностей этих устройств и используемые методы тестирования наиболее сложных из них на базе классических неразрушающих маршевых тестов. Вводится понятие адресных последовательностей (pA) с четным повторением адресов, которые являются основой базового элемента, входящего в структуру новых неразрушающих маршевых тестов March_pA_1 и March_pA_2. Приводятся алгоритмы формирования подобных последовательностей и примеры их реализации. Показывается максимальная диагностическая способность новых тестов для случая простейших неисправностей, таких как константные (SAF) и переходные (TF), а также сложных кодочувствительных неисправностей (PNPSFk). Отмечается существенно меньшая временная сложность тестов March_pA_1 и March_pA_2 по сравнению с классическими неразрушающими тестами, которая достигается за счет меньших временных затрат на получение эталонной сигнатуры. Вводятся новые метрики расстояния для количественного сравнения эффективности применяемых pA при однократной реализации тестов March_pA_1 и March_pA_2. В основе новых метрик лежит расстояние D(A(j), pA), определяемое разностью индексов повторяющихся адресов A(j) в последовательности pA. Исследуются свойства новых характеристик последовательностей pA и оценивается их применимость для выбора оптимальных тестовых последовательностей pA, обеспечивающих высокую эффективность новых неразрушающих тестов. Приводятся примеры вычисления метрик расстояний и показывается зависимость эффективности новых тестов от численных значений метрик расстояния. Как и в случае классических неразрушающих тестов, рассматривается многократное применение тестов March_pA_1 и March_pA_2. Вводится характеристика V(pA), которая численно равняется количеству отличающихся значений расстояния D(A(j), pA) адресов A(j) последовательности pA. Экспериментально показывается справедливость аналитических оценок и подтверждается высокая эффективность обнаружения неисправностей однократными и многократными тестами типа March_pA_1 и March_pA_2 на примере неисправностей взаимного влияния для p = 2.

1. Sharma, A. K. Advanced Semiconductor Memories: Architectures, Designs, and Applications / A. K. Sharma. - London : John Wiley & Sons, 2003. - 652 р.

2. The new hardware development trend and the challenges in data management and analysis / W. Pan [et al] // Data Science and Engineering. - 2018. - Vol. 6, no. 3. - P. 263-276.

3. Prince, B. High-Performance Memories: New Architecture DRAM's and SRAM's, Evolution and Function / B. Prince. - London : John Wiley & Sons, 1999. - 354 p.

4. Goor, A. J. Testing Semiconductor Memories: Theory and Practice / A. J. Goor. - Chichester, UK : John Wiley & Sons, 1991. - 536 p.

5. Ярмолик, С. В. Маршевые тесты для самотестирования ОЗУ / С. В. Ярмолик, А. П. Занкович, А. А. Иванюк. - Минск : Бестпринт, 2009. - 270 с.

6. Du, X. New Memory BIST and Repair Methods / X. Du. - Iowa : University of Iowa, 2004. - 276 р.

7. Chakraborty, A. Fault-Tolerance and Reliability Techniques for High-Density Random-Access Memories / A. Chakraborty, P. Mazumder. - Prentice Hall, 2002. - 448 p.

8. Nicolaidis, M. Theory of transparent BIST for RAMs / M. Nicolaidis // IEEE Transactions on Computers. -1996. - Vol. 45, no. 10. - P. 1141-1156.

9. Неразрушающее тестирование запоминающих устройств / В. Н. Ярмолик [и др.]. - Минск : Бестпринт, 2005. - 230 с.

10. Ярмолик, В. Н. Обзор методов неразрушающего тестирования ОЗУ / В. Н. Ярмолик, А. П. Занкович // Доклады БГУИР. - 2005. - № 4(12). - С. 62-72.

11. Ярмолик, С. В. Многократные неразрушающие маршевые тесты с изменяемыми адресными последовательностями / С. В. Ярмолик, В. Н. Ярмолик // Автоматика и телемеханика. - 2007. - № 4. - C. 126-137.

12. Ярмолик, В. Н. Адресные последовательности для многократного тестирования ОЗУ / В. Н. Ярмо-лик, С. В. Ярмолик // Информатика. - 2014. - № 2(39). - C. 124-136.

13. Yarmolik, V. N. Modified gray and counter sequences for memory test address generation / V. N. Yarmolik, S. V. Yarmolik // Proc. of the 13th Intern. Conf. MIXDES Design of Integrated Circuits and Systems, Gdynia, Poland, 22-24 June 2006. - Gdynia, 2006. - P. 572-576.

14. Goor, A. J. Optimizing memory BIST Address Generator implementations / A. J. Goor, H. Kukner, S. Hamdioui // Proc. of the 2011 6th Intern. Conf. on Design & Technology of Integrated Systems in Nanoscale Era (DTIS), Athens, Greece, 6-8 Apr. 2011. - Athens, 2011. - P. 572-576.

15. Ярмолик, С. В. Квазислучайное тестирование вычислительных систем / С. В. Ярмолик, В. Н. Ярмолик // Информатика. - 2013. - № 3(39). - С. 92-103.

16. Savage, C. A survey of combinatorial Gray code / С. Savage // SIAM Review. - 1997. - Vol. 39, no. 4. -P. 605-629.

17. Chi, H. Computational investigations of quasi-random sequences in generating test cases for specification-based tests / H. Chi, E. I. Jones // Proc. of the Winter Simulation Conf. WSC 2006, Monterey, CA, USA, 3-6 Dec. 2006. - Monterey, 2006. - P. 975-980.

18. Chen, T. Y. Quasi-random testing / T. Y. Chen, R. Merkel // IEEE Transaction on Reliability. - 2007. -Vol. 56, no. 3. - P. 562-568.

19. Yarmolik, S. V. Address sequences and backgrounds with different hamming distance for multiple run March tests / S. V. Yarmolik // IEEE Intern. J. of Applied Mathematics and Computer Science. - 2008. -Vol. 18, no. 3. - P. 329-339.

20. Ярмолик, С. В. Анализ количественных характеристик различия при тестировании ОЗУ / С. В. Яр-молик, А. Н. Курбацкий, В. Н. Ярмолик // Информатика. - 2008. - № 3(19). - С. 90-98.

21. Thompson, A. C. Minkowski Geometry / A. C. Thompson. - Cambridge, N. Y., 1996. - 364 p.

22. Tubbs, J. D. Note on binary template matching / J. D. Tubbs // Pattern Recognition. - 1989. - Vol. 22, no. 4. - P. 359-365.

23. Sokol, B. Impact of the address changing on the detection of pattern sensitive faults / B. Sokol, I. Mrozek, V. N. Yarmolik // Information Processing and Security Systems. - London : Springer Science + Business Media, Inc., 2005. - P. 217-226.

24. Zhou, Z. Q. Using coverage information to guide test case selection in adaptive random testing / Z. Q. Zhou // Proc. 34th IEEE Computer Soft and Applications Conf., Seoul, Korea, 19-23 July 2010. - Seoul, 2010. - P. 208-213.

25. Chan, K. P. Good random testing / K. P. Chan, T. Y. Chen, D. Towey // Proc. 9th Ada-Europe Intern. Conf. on Reliable Software Technologies (LNCS), Palma de Mallorca, Spain, 14-18 June 2004. Palma de Mallorca, 2004. - P. 200-212.

26. Kuo, F. C. An in-depth study of mirror adaptive random testing / F. C. Kuo // Proc. 14th European Conf. on Soft Quality, Los Alamitos, CA, USA. - Los Alamitos, 2009. - P. 51-58.

27. Shiyi, Xu. Orderly random testing for both hardware and software / Xu Shiyi // Proc. Pacific Rim Intern. Symp. on Dependable Computing, Taipei, Taiwan, 15-17 Dec. 2008. - Taipei, 2008. - P. 160-167.

28. Ярмолик, С. В. Управляемое случайное тестирование / С. В. Ярмолик, В. Н. Ярмолик // Информатика. - 2011. - № 1(29). - С. 79-88.

29. Ярмолик, В. Н. Многократные управляемые вероятностные тесты / B. Н. Ярмолик, В. А. Леванцевич, И. Мрозек // Информатика. - 2015. - № 2(12). - С. 63-76.