О РЕАЛИЗАЦИИ УСТРОЙСТВ ПРОВЕРКИ СИММЕТРИЧНОСТИ БУЛЕВЫХ ФУНКЦИЙ
Abstract
Приводятся результаты экспериментов схемной реализации на FPGA (Field-Programmable Gate Arrays – программируемые пользователями вентильные матрицы) устройств проверки симметричности булевых функций, задаваемых векторами их значений согласно таблицам истинности.
About the Authors
П. Бибило
Объединенный институт проблем информатики НАН Беларуси
Belarus
Belarus
А. Седун
Белорусский государственный экономический университет
Belarus
Belarus
References
1. Панасенко, С.П. Алгоритм шифрования ICE / С.П. Панасенко // ИНФОРМОСТ. Радиоэлектроника и телекоммуникации. – 2006. – № 3. – С. 34–36.
2. Skliarova, I. Reconfigurable Hardware SAT Solvers: A Survey of Systems / I. Skliarova, A.B. Ferrari // IEEE Trans. on Computers. – 2004. – Vol. C-53. – № 11. – P. 1449–1461.
3. Поваров, Г.Н. О групповой инвариантности булевых функций / Г.Н. Поваров // Применение логики в науке и технике. – М. : Изд-во АН СССР, 1960. – С. 263–340.
4. Бибило, П.Н. Синтез логических схем с использованием языка VHDL / П.Н. Бибило. – М. : Солон-Р, 2002. – 384 с.
5. Рейнгольд, Э. Комбинаторные алгоритмы. Теория и практика / Э. Рейнгольд, Ю. Ни¬вергельт, Н. Део. – М. : Мир, 1980. – 478 с.
6. Кузелин, О.М. Современные семейства ПЛИС фирмы Xilinx : справ. пособие / О.М. Кузелин, Д.А. Кнышев, Ю.В. Зотов. – М. : Горячая линия – Телеком, 2004. – 440 с.
Review
For citations:
, . Informatics. 2008;(4(20)):135-137. (In Russ.)
Views: 462
Email this article 