1. Kuehlmann, A. Combinational and sequential equivalence checking / A. Kuehlmann, A.J. Cornelis // Logic synthesis and verification ; ed. by S. Massau, T. Sesao. - N.-Y. : Kluwer Academic Publishers, 2002. - R. 125-143.
2. Skobtsov, Yu.A. Logicheskoe modelirovanie i testirovanie tsifrovykh ustroistv / Yu.A. Skobtsov, V.Yu. Skobtsov. - Donetsk : DonNTU, 2005. - 436 s.
3. Bushnell, M.L. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits / M.L. Bushnell, D.A. Vishwani. - N.-Y. : Kluwer Academic Publishers, 2002. - 713 p.
4. Zakrevskii, A.D. Logicheskie osnovy proektirovaniya diskretnykh ustroistv / A.D. Zakrevskii, Yu.V. Pottosin, L.D. Cheremisinova. - M. : Fizmatlit, 2007. - 592 s.
5. Bibilo, P.N. VHDL. Effektivnoe ispol'zovanie pri proektirovanii tsifrovykh sistem / P.N. Bibilo, N.A. Avdeev. - M. : SOLON-PRESS, 2006. - 344 s.
6. Kinosita, K. Logicheskoe proektirovanie SBIS ; per. s yapon. / K. Kinosita, K. Asada, O. Karatsu. - M. : Mir, 1988. - 309 s.
7. Skobtsov, Yu.A. Mnogoznachnye alfavity v modelirovanii i postroenii testov tsifrovykh ustroistv / Yu.A. Skobtsov // Elektronnoe modelirovanie. - 1989. - № 3. - S. 54-60.