Preview

Информатика

Расширенный поиск

МИНИМИЗАЦИЯ НА ТОПОЛОГИЧЕСКОМ УРОВНЕ ПЛОЩАДИ РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМ СОЕДИНЕНИЕМ МОП ТРАНЗИСТОРОВ

Полный текст:

Аннотация

Исследуется проблема оптимизации площади одного из типов матричных структур управляющей логики заказных СБИС на основе регулярных схем с последовательным соединением МОП‑транзисторов (РМОП-схем) на этапе топологического проектирования. Рассматриваются особенности структурной организации топологии РМОП-схем и возможности минимизации площади кристалла, основанной на свертке. Определяются ограничения, накладываемые особенностями топологии РМОП-схемы на вид ее свертки. Показывается, как эти ограничения могут быть учтены при двудольной свертке РМОП-схемы.

Об авторах

И. П. Логинова

Россия


Л. Д. Черемисинова
Объединенный институт проблем информатики НАН Беларуси
Беларусь


Список литературы

1. Ульман, Дж. Вычислительные аспекты СБИС / Дж. Ульман. – М. : Радио и связь, 1990. – 480 с.

2. Бибило, П.Н. Кремниевая компиляция заказных СБИС / П.Н. Бибило. – Минск : Ин-т техн. кибернетики АН Беларуси, 1996. – 268 с.

3. Рабаи, Ж.М. Цифровые интегральные схемы ; пер. с англ. / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – 2-е изд. – М. : Изд. дом «Вильямс», 2007. – 912 с.

4. Hatchel, G. An algorithm for optimal PLA folding / G. Hatchel, A. Newton, A. Sangio-vanni-Vincentelli // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1982. – Vol. CAD-1, № 2. – P. 63–76.

5. DeMicheli, G. Multiple constrained folding of Programmable Logic Arrays: theory and applications / G. DeMicheli, A. Sangiovanni-Vincentelli // IEEE Trans. on Computer-Aided Design. – 1983. – Vol. CAD-2, № 3. – P. 151–167.

6. Черемисинова, Л.Д. Минимизация площади регулярных матричных структур заказных СБИС / Л.Д. Черемисинова // Информатика. – 2004. – № 1. – С. 121–131.

7. Авдеев, Н.А. Нахождение задержек регулярных схем с последовательным соединением транзисторов / Н.А. Авдеев, П.Н. Бибило // Информатика. – 2008. – № 2(18). – С. 69–80.

8. Cheremisinova, L.D. Simple folding of array-based VLSI structures / L.D. Cheremisinova // The 6-th Intern. Workchop on Boolean problems, Freiberg (Sachsen), Sept. 19–20, 2004. – Freiberg (Sachsen), 2004. – P. 245–250.

9. Логинова, И.П. Модель, отображающая технологическую реализацию свертки в регулярных МОП-структурах / И.П. Логинова // Танаевские чтения : докл. Третьей науч. конф., 28 марта 2007 г., Минск. – Минск : ОИПИ НАН Беларуси, 2007. – С. 109–114.

10. Черемисинова, Л.Д. Топологическая оптимизация регулярных МОП-структур методом двудольной свертки / Л.Д. Черемисинова // Информатика. – 2008. – № 2(18). – С. 92–101.


Для цитирования:


Логинова И.П., Черемисинова Л.Д. МИНИМИЗАЦИЯ НА ТОПОЛОГИЧЕСКОМ УРОВНЕ ПЛОЩАДИ РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМ СОЕДИНЕНИЕМ МОП ТРАНЗИСТОРОВ. Информатика. 2009;1(2(22)):102-113.

Просмотров: 88


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 1816-0301 (Print)
ISSN 2617-6963 (Online)