1. Основы технической диагностики ; под ред. П.П. Пархоменко. - М. : Энергия, 1976. -
2. c.
3. Ibarra, O.H. Polynomially Complete Fault Detection Problems / O.H. Ibarra, S. Sahni // IEEE
4. Transactions on Computers. - 1975. - Vol. C-24, № 3. - P. 242-249.
5. Murray, B.T. Hierarchical Test Generation Using Precomputed Tests for Modules /
6. B.T. Murray, J.P. Hayes // International Test Conference. - Washington, 1988. - P. 221-229.
7. Lee, J. Architectural Level Test Generation for Microprocessors / J. Lee, J.H. Patel // IEEE
8. Trans. CAD. - 1994. - Vol. 13, № 10. - P. 1288-1300.
9. Ubar, R. Fast Test Pattern Generation for Sequential Circuits Using Decision Diagram
10. Representations / R. Ubar // Journal of Electronic Testing: Theory and Applications (JETTA). - 2000. - Vol. 16, № 3. - P. 213-226.
11. Золоторевич, Л.А. Переключательное квазистатическое моделирование СБИС. Сравнение методов по точности моделей / Л.А. Золоторевич, Д.И. Юхневич // Автоматика и телемеханика. - 1998. - № 9. - С. 130-141.
12. Интеллектуальные системы автоматизированного проектирования БИС и СБИС /
13. В.А. Мищенко [и др.]. - М. : Радио и связь, 1988. - 272 с.
14. Проектирование самотестируемых СБИС : в 2 т. / В.Н. Ярмолик [и др.]. - Минск : БГУИР, 2001. - Т. 2. - 163 с.
15. Ярмолик, В.Н. Проектирование контролепригодных цифровых устройств / А.А. Ива-
16. нюк, В.Н. Ярмолик. - Минск : Бестпринт, 2006. - 296 с.
17. Бибило, П.Н. Оптимизация многоуровневых представлений систем булевых
18. функций на основе диаграмм двоичного выбора / П.Н. Бибило, П.В. Леончик // Шестая
19. Междунар. конф. «Автоматизация проектирования дискретных систем». - Минск, 2007. - C. 162-169.
20. Золоторевич, Л.А. Построение тестов на основе двоичных решающих диаграмм /
21. Л.А. Золоторевич, В.А. Кулинкович // Материалы Пятой Междунар. науч.-техн. конф. «Информационные технологии в промышленности». - Минск, 2008. - С. 105-106.
22. Ubar, R. Test Synthesis with Alternative Graphs / R. Ubar // IEEE Design and Test of
23. Computers. - 1996. - Vol. 13, № 1. - P. 48-57.
24. Jervan, G. Test Cost Minimization for Hybrid BIST / G. Jervan, Z. Peng, R. Ubar //
25. IEEE Int. Symp. on Defect and Fault Tolerance in VLSI Systems (DFT’00). - Japan, 2000. -
26. P. 283-291.
27. Белкин, В.В. Тестовое диагностирование современных микропроцессоров с использованием функциональных моделей / В.В. Белкин // Автоматика и телемеханика. - 2008. - № 8. - С. 139-152.
28. Inoue, M. Test synthesis for datapath using datapath-controller functions / M. Inoue,
29. K. Suzuki, H. Okamoto // Proc. of the 12th Asian Test Symposium (ATS’03). - China, 2003. -
30. P. 294-299.
31. Georgiadis, L. Finding dominators revisited / L. Georgiadis, R.E. Tarjan // Proc. 15th
32. ACM-SIAM Symp. on Discrete Algorithms. - New Orleans, 2004. - P. 862-871.
33. Roth, J.P. Diagnosis of automata failures: a calculus and a method / J.P. Roth // IEEE Trans. on Computers. - 1966. - Vol. 15, № 7. - P. 278-291.
34. Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. - 2005. - № 3 (7). - C. 135-144.
35. Hansen, M.C. High-Level Test Generation using Physically-Induced Faults / M.C. Hansen,
36. J.P. Hayes // Proc. VLSI Test Symposium. - Princeton, NJ, USA, 1995. - P. 20-28.
Послать статью по эл. почте 