informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-462Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNПОСТРОЕНИЕ ТЕСТОВ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ НА УРОВНЕ МЕЖРЕГИСТРОВЫХ ПЕРЕДАЧЗолоторевичЛ. А.ИльинковаА. В.Белорусский государственный университетBelarus20101107201801(25)112121Copyright © Золоторевич Л.А., Ильинкова А.В., 20182018Золоторевич Л.А., Ильинкова А.В.Золоторевич Л.А., Ильинкова А.В.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/462

Дается анализ состояния проблемы контроля сложнофункциональных больших интегральныхсхем. Рассматриваются задачи направленного построения тестов контроля на уровне межрегистровых передач (RTL) на языке VHDL. Класс функциональных неисправностей, рассматриваемых при направленном построении теста, соответствует неисправностям константного типа реализаций СБИС.

ReferencesОсновы технической диагностики ; под ред. П.П. Пархоменко. – М. : Энергия, 1976. –Основы технической диагностики ; под ред. П.П. Пархоменко. – М. : Энергия, 1976. –c.c.Ibarra, O.H. Polynomially Complete Fault Detection Problems / O.H. Ibarra, S. Sahni // IEEEIbarra, O.H. Polynomially Complete Fault Detection Problems / O.H. Ibarra, S. Sahni // IEEETransactions on Computers. – 1975. – Vol. C-24, № 3. – P. 242–249.Transactions on Computers. – 1975. – Vol. C-24, № 3. – P. 242–249.Murray, B.T. Hierarchical Test Generation Using Precomputed Tests for Modules /Murray, B.T. Hierarchical Test Generation Using Precomputed Tests for Modules /B.T. Murray, J.P. Hayes // International Test Conference. – Washington, 1988. – P. 221–229.B.T. Murray, J.P. Hayes // International Test Conference. – Washington, 1988. – P. 221–229.Lee, J. Architectural Level Test Generation for Microprocessors / J. Lee, J.H. Patel // IEEELee, J. Architectural Level Test Generation for Microprocessors / J. Lee, J.H. Patel // IEEETrans. CAD. – 1994. – Vol. 13, № 10. – P. 1288–1300.Trans. CAD. – 1994. – Vol. 13, № 10. – P. 1288–1300.Ubar, R. Fast Test Pattern Generation for Sequential Circuits Using Decision DiagramUbar, R. Fast Test Pattern Generation for Sequential Circuits Using Decision DiagramRepresentations / R. Ubar // Journal of Electronic Testing: Theory and Applications (JETTA). – 2000. – Vol. 16, № 3. – P. 213–226.Representations / R. Ubar // Journal of Electronic Testing: Theory and Applications (JETTA). – 2000. – Vol. 16, № 3. – P. 213–226.Золоторевич, Л.А. Переключательное квазистатическое моделирование СБИС. Сравнение методов по точности моделей / Л.А. Золоторевич, Д.И. Юхневич // Автоматика и телемеханика. – 1998. – № 9. – С. 130–141.Золоторевич, Л.А. Переключательное квазистатическое моделирование СБИС. Сравнение методов по точности моделей / Л.А. Золоторевич, Д.И. Юхневич // Автоматика и телемеханика. – 1998. – № 9. – С. 130–141.Интеллектуальные системы автоматизированного проектирования БИС и СБИС /Интеллектуальные системы автоматизированного проектирования БИС и СБИС /В.А. Мищенко [и др.]. – М. : Радио и связь, 1988. – 272 с.В.А. Мищенко [и др.]. – М. : Радио и связь, 1988. – 272 с.Проектирование самотестируемых СБИС : в 2 т. / В.Н. Ярмолик [и др.]. – Минск : БГУИР, 2001. – Т. 2. – 163 с.Проектирование самотестируемых СБИС : в 2 т. / В.Н. Ярмолик [и др.]. – Минск : БГУИР, 2001. – Т. 2. – 163 с.Ярмолик, В.Н. Проектирование контролепригодных цифровых устройств / А.А. Ива-Ярмолик, В.Н. Проектирование контролепригодных цифровых устройств / А.А. Ива-нюк, В.Н. Ярмолик. – Минск : Бестпринт, 2006. – 296 с.нюк, В.Н. Ярмолик. – Минск : Бестпринт, 2006. – 296 с.Бибило, П.Н. Оптимизация многоуровневых представлений систем булевыхБибило, П.Н. Оптимизация многоуровневых представлений систем булевыхфункций на основе диаграмм двоичного выбора / П.Н. Бибило, П.В. Леончик // Шестаяфункций на основе диаграмм двоичного выбора / П.Н. Бибило, П.В. Леончик // ШестаяМеждунар. конф. «Автоматизация проектирования дискретных систем». – Минск, 2007. – C. 162–169.Междунар. конф. «Автоматизация проектирования дискретных систем». – Минск, 2007. – C. 162–169.Золоторевич, Л.А. Построение тестов на основе двоичных решающих диаграмм /Золоторевич, Л.А. Построение тестов на основе двоичных решающих диаграмм /Л.А. Золоторевич, В.А. Кулинкович // Материалы Пятой Междунар. науч.-техн. конф. «Информационные технологии в промышленности». – Минск, 2008. – С. 105–106.Л.А. Золоторевич, В.А. Кулинкович // Материалы Пятой Междунар. науч.-техн. конф. «Информационные технологии в промышленности». – Минск, 2008. – С. 105–106.Ubar, R. Test Synthesis with Alternative Graphs / R. Ubar // IEEE Design and Test ofUbar, R. Test Synthesis with Alternative Graphs / R. Ubar // IEEE Design and Test ofComputers. – 1996. – Vol. 13, № 1. – P. 48–57.Computers. – 1996. – Vol. 13, № 1. – P. 48–57.Jervan, G. Test Cost Minimization for Hybrid BIST / G. Jervan, Z. Peng, R. Ubar //Jervan, G. Test Cost Minimization for Hybrid BIST / G. Jervan, Z. Peng, R. Ubar //IEEE Int. Symp. on Defect and Fault Tolerance in VLSI Systems (DFT’00). – Japan, 2000. –IEEE Int. Symp. on Defect and Fault Tolerance in VLSI Systems (DFT’00). – Japan, 2000. –P. 283–291.P. 283–291.Белкин, В.В. Тестовое диагностирование современных микропроцессоров с использованием функциональных моделей / В.В. Белкин // Автоматика и телемеханика. – 2008. – № 8. – С. 139–152.Белкин, В.В. Тестовое диагностирование современных микропроцессоров с использованием функциональных моделей / В.В. Белкин // Автоматика и телемеханика. – 2008. – № 8. – С. 139–152.Inoue, M. Test synthesis for datapath using datapath-controller functions / M. Inoue,Inoue, M. Test synthesis for datapath using datapath-controller functions / M. Inoue,K. Suzuki, H. Okamoto // Proc. of the 12th Asian Test Symposium (ATS’03). – China, 2003. –K. Suzuki, H. Okamoto // Proc. of the 12th Asian Test Symposium (ATS’03). – China, 2003. –P. 294–299.P. 294–299.Georgiadis, L. Finding dominators revisited / L. Georgiadis, R.E. Tarjan // Proc. 15thGeorgiadis, L. Finding dominators revisited / L. Georgiadis, R.E. Tarjan // Proc. 15thACM-SIAM Symp. on Discrete Algorithms. – New Orleans, 2004. – P. 862–871.ACM-SIAM Symp. on Discrete Algorithms. – New Orleans, 2004. – P. 862–871.Roth, J.P. Diagnosis of automata failures: a calculus and a method / J.P. Roth // IEEE Trans. on Computers. – 1966. – Vol. 15, № 7. – P. 278–291.Roth, J.P. Diagnosis of automata failures: a calculus and a method / J.P. Roth // IEEE Trans. on Computers. – 1966. – Vol. 15, № 7. – P. 278–291.Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. – 2005. – № 3 (7). – C. 135–144.Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. – 2005. – № 3 (7). – C. 135–144.Hansen, M.C. High-Level Test Generation using Physically-Induced Faults / M.C. Hansen,Hansen, M.C. High-Level Test Generation using Physically-Induced Faults / M.C. Hansen,J.P. Hayes // Proc. VLSI Test Symposium. – Princeton, NJ, USA, 1995. – P. 20–28.J.P. Hayes // Proc. VLSI Test Symposium. – Princeton, NJ, USA, 1995. – P. 20–28.

The authors declare that there are no conflicts of interest present.