ОПТИМИЗАЦИЯ СКОБОЧНЫХ ПРЕДСТАВЛЕНИЙ БУЛЕВЫХ ФУНКЦИЙ С УЧЕТОМ ЭНЕРГОПОТРЕБЛЕНИЯ
Abstract
Предлагается и исследуется метод построения скобочного представления булевой функции,
которое могло бы служить основой для синтеза логической схемы из библиотечных элементов, выполненных на основе КМОП-технологии. Метод ориентирован на минимизацию площади микросхемы, реализованной на кристалле КМОП СБИС, и среднего значения рассеиваемой ею мощности. Для оценки энергопотребления в процессе синтеза скобочных представлений используется статический метод, основанный на вероятностных характеристиках входных сигналов.
About the Authors
Л. Черемисинова
Объединенный институт проблем информатики НАН Беларуси
Belarus
Belarus
Н. Кириенко
Объединенный институт проблем информатики НАН Беларуси
Belarus
Belarus
References
1. Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.
2. Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-
3. маркет, 2002. – 544 с.
4. Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //
5. ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.
6. Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N.Y. : John Wiley
7. and Sons Inc., 2000. – 376 p.
8. Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis and
9. Verification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer
10. Academic Publishers, 2002. – P. 197–223.
11. Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,
12. M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design. – USA, CA,
13. – P. 27–32.
14. Najm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEE
15. Trans. on VLSI. – 1994. – № 12. – P. 446–455.
16. Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] //
17. European Design Automation Conf. – Paris, France, 1993. – P. 341–346.
18. Черемисинова, Л.Д. Оценка энергопотребления КМОП-схем на логическом уровне /
19. Л.Д. Черемисинова // Информационные технологии. – 2010. – № 8. – С. 27–35.
20. Probabilistic simulation for reliability analysis of CMOS VLSI circuits / F. Najm [et al.] //
21. IEEE Trans. on Computer-Aided Design. – 1990. – Vol. 9, № 4. – P. 439–450.
22. Лукошко, Г. КМОП базовые матричные кристаллы серии К1574 / Г. Лукошко,
23. Е. Коннов // Радиолюбитель. – 1997. – № 9. – С. 39–40.
24. Брейтон, Р.К. Синтез многоуровневых комбинационных логических схем / Р.К. Брей
25. тон, Г.Д. Хэчтел, А.Л. Санджованни-Винчентелли // ТИИЭР. – 1990. – Т. 78, № 2. – С. 38–83.
26. Keutzer, K. DAGON: Technology binding and local optimization by DAG matching /
27. K. Keutzer // Proc. 24th ACM/IEEE Design Automation Conf. – Miami Beach, Florida, USA, 1987. – P. 341–347.
28. Торопов, Н.Р. Синтез комбинационных многоуровневых сетей, отображаемых в базис базовых матричных кристаллов / Н.Р. Торопов, Л.Д. Черемисинова // Вестник Томского гос. университета. Приложение. – 2004. – № 9 (1). – C. 249–254.
29. Berkeley PLA test set [Electronic resource]. – Mode of access : http://www1.cs.columbia.edu/~cs4861/sis/espresso-examples/. – Date of access : 03.05.2006.
Review
For citations:
, . Informatics. 2011;(3(31)):77-87. (In Russ.)
Views: 487
Email this article 