informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-355Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNОПТИМИЗАЦИЯ СКОБОЧНЫХ ПРЕДСТАВЛЕНИЙ БУЛЕВЫХ ФУНКЦИЙ С УЧЕТОМ ЭНЕРГОПОТРЕБЛЕНИЯЧеремисиноваЛ. Д.КириенкоН. А.Объединенный институт проблем информатики НАН БеларусиBelarus20111904201803(31)7787Copyright © Черемисинова Л.Д., Кириенко Н.А., 20182018Черемисинова Л.Д., Кириенко Н.А.Черемисинова Л.Д., Кириенко Н.А.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/355

Предлагается и исследуется метод построения скобочного представления булевой функции,которое могло бы служить основой для синтеза логической схемы из библиотечных элементов, выполненных на основе КМОП-технологии. Метод ориентирован на минимизацию площади микросхемы, реализованной на кристалле КМОП СБИС, и среднего значения рассеиваемой ею мощности. Для оценки энергопотребления в процессе синтеза скобочных представлений используется статический метод, основанный на вероятностных характеристиках входных сигналов.

ReferencesРабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-маркет, 2002. – 544 с.маркет, 2002. – 544 с.Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N.Y. : John WileyRoy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N.Y. : John Wileyand Sons Inc., 2000. – 376 p.and Sons Inc., 2000. – 376 p.Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andBenini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andVerification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : KluwerVerification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : KluwerAcademic Publishers, 2002. – P. 197–223.Academic Publishers, 2002. – P. 197–223.Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design. – USA, CA,M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design. – USA, CA,– P. 27–32.– P. 27–32.Najm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEENajm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEETrans. on VLSI. – 1994. – № 12. – P. 446–455.Trans. on VLSI. – 1994. – № 12. – P. 446–455.Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] //Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] //European Design Automation Conf. – Paris, France, 1993. – P. 341–346.European Design Automation Conf. – Paris, France, 1993. – P. 341–346.Черемисинова, Л.Д. Оценка энергопотребления КМОП-схем на логическом уровне /Черемисинова, Л.Д. Оценка энергопотребления КМОП-схем на логическом уровне /Л.Д. Черемисинова // Информационные технологии. – 2010. – № 8. – С. 27–35.Л.Д. Черемисинова // Информационные технологии. – 2010. – № 8. – С. 27–35.Probabilistic simulation for reliability analysis of CMOS VLSI circuits / F. Najm [et al.] //Probabilistic simulation for reliability analysis of CMOS VLSI circuits / F. Najm [et al.] //IEEE Trans. on Computer-Aided Design. – 1990. – Vol. 9, № 4. – P. 439–450.IEEE Trans. on Computer-Aided Design. – 1990. – Vol. 9, № 4. – P. 439–450.Лукошко, Г. КМОП базовые матричные кристаллы серии К1574 / Г. Лукошко,Лукошко, Г. КМОП базовые матричные кристаллы серии К1574 / Г. Лукошко,Е. Коннов // Радиолюбитель. – 1997. – № 9. – С. 39–40.Е. Коннов // Радиолюбитель. – 1997. – № 9. – С. 39–40.Брейтон, Р.К. Синтез многоуровневых комбинационных логических схем / Р.К. БрейБрейтон, Р.К. Синтез многоуровневых комбинационных логических схем / Р.К. Брейтон, Г.Д. Хэчтел, А.Л. Санджованни-Винчентелли // ТИИЭР. – 1990. – Т. 78, № 2. – С. 38–83.тон, Г.Д. Хэчтел, А.Л. Санджованни-Винчентелли // ТИИЭР. – 1990. – Т. 78, № 2. – С. 38–83.Keutzer, K. DAGON: Technology binding and local optimization by DAG matching /Keutzer, K. DAGON: Technology binding and local optimization by DAG matching /K. Keutzer // Proc. 24th ACM/IEEE Design Automation Conf. – Miami Beach, Florida, USA, 1987. – P. 341–347.K. Keutzer // Proc. 24th ACM/IEEE Design Automation Conf. – Miami Beach, Florida, USA, 1987. – P. 341–347.Торопов, Н.Р. Синтез комбинационных многоуровневых сетей, отображаемых в базис базовых матричных кристаллов / Н.Р. Торопов, Л.Д. Черемисинова // Вестник Томского гос. университета. Приложение. – 2004. – № 9 (1). – C. 249–254.Торопов, Н.Р. Синтез комбинационных многоуровневых сетей, отображаемых в базис базовых матричных кристаллов / Н.Р. Торопов, Л.Д. Черемисинова // Вестник Томского гос. университета. Приложение. – 2004. – № 9 (1). – C. 249–254.Berkeley PLA test set [Electronic resource]. – Mode of access : http://www1.cs.columbia.edu/~cs4861/sis/espresso-examples/. – Date of access : 03.05.2006.Berkeley PLA test set [Electronic resource]. – Mode of access : http://www1.cs.columbia.edu/~cs4861/sis/espresso-examples/. – Date of access : 03.05.2006.

The authors declare that there are no conflicts of interest present.