Preview

Информатика

Расширенный поиск

ИЕРАРХИЧЕСКИЙ ПОДХОД К ТОПОЛОГИЧЕСКОМУ ПРОЕКТИРОВАНИЮ МИКРОСХЕМ

Полный текст:

Аннотация

Предлагается иерархический подход к построению топологических эскизов кристаллов мик-
росхем. Данный подход основывается на фрагментации эскиза схемы, при которой топология отдельных фрагментов, образующих иерархию, может быть описана автоматически в соответствии с предлагаемыми алгоритмами размещения и трассировки, что существенно сокращает общий объем проектных работ. На самом нижнем уровне иерархии используется параметрически настраиваемая топологическая библиотека макроэлементов, основанных на применении регулярных структур. На последующих уровнях иерархии предлагается использовать стандартизованное группирование компонентов нижних уровней.

Об авторе

В. И. Романов
Объединенный институт проблем информатики НАН Беларуси
Беларусь


Список литературы

1. Рабаи, Ж.М. Цифровые интегральные схемы / Ж.М. Рабаи, А. Чандракасан, Б. Николич. –

2. -е изд.; пер. с англ. – М. : Изд. дом «Вильямс», 2007. – 912 с.

3. Суворова, Е.А. Проектирование цифровых систем на VHDL / Е.А. Суворова,

4. Ю.Е. Шейнин. – СПб. : БХВ-Петербург, 2003. – 576 с.

5. Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL,

6. StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. – М. : СОЛОН-Пресс, 2005. – 384 с.

7. Система CLTT проектирования топологии функциональных блоков заказных цифро-

8. вых СБИС / П.Н. Бибило [и др.] // Информационные технологии. – 2011. – № 1. – С. 8–14.

9. Lengauer, T. Exploiting hierarchy in VLSI design / T. Lengauer // VLSI Algorithms and Architectures Lecture Notes in Computer Science. – 1986. – Vol. 227. – P. 180–193.

10. Mlynek, D. Design of the VLSI systems / D. Mlynek, J. Leblebisi [Электронный ресурс]. –

11. Режим доступа : http://lsmwww.epfl.ch/Education /former/2002-2003/VLSIDesign/. – Дата

12. доступа : 23.02.2012.

13. Hierarchical BSG Floorplan for Hierarchical VLSI Circuit Design / Z.L. Wu [et al.] // IEICE

14. Transactions. – 2000. – Vol. J83-A, № 10. – P. 1161–1168.

15. Adja, S.N. Fixed-Outline Floorplanning: Enabling Hierarchical Design / S.N. Adja,

16. I.L. Markov // IEEE Transactions on very large scale Integration (VLSI) systems. – 2003. – Vol. 11,

17. № 6. – P. 1120–1135.

18. Гаврилов, С.В. Средства проектирования полузаказных микросхем / С.В. Гаврилов, А.Н. Денисов, В.В. Коняхин [Электронный ресурс]. – Режим доступа : http:// http://www.asic.ru/publ.html#9. – Дата доступа : 22.06.2012.

19. Rubin, S.M. Computer Aids for VLSI Design / S.M. Rubin [Электронный ресурс]. – Ре-

20. жим доступа : http://www.rulabinsky.com/cavd/. – Дата доступа : 22.06.2012.

21. LayoutEditor – редактор топологий интегральных схем [Электронный ресурс]. – Ре-

22. жим доступа : http://www.eurointech.ru/layedit. – Дата доступа : 22.06.2012.


Для цитирования:


Романов В.И. ИЕРАРХИЧЕСКИЙ ПОДХОД К ТОПОЛОГИЧЕСКОМУ ПРОЕКТИРОВАНИЮ МИКРОСХЕМ. Информатика. 2012;(4(36)):100-107.

Просмотров: 128


Creative Commons License
Контент доступен под лицензией Creative Commons Attribution 4.0 License.


ISSN 1816-0301 (Print)
ISSN 2617-6963 (Online)