informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-269Research ArticleСТАТЬИ ПО МАТЕРИАЛАМ КОНФЕРЕНЦИЙARTICLES ON THE MATERIALS CONFERENCEИЕРАРХИЧЕСКИЙ ПОДХОД К ТОПОЛОГИЧЕСКОМУ ПРОЕКТИРОВАНИЮ МИКРОСХЕМРомановВ. И.Объединенный институт проблем информатики НАН БеларусиBelarus20122302201804(36)100107Copyright © Романов В.И., 20182018Романов В.И.Романов В.И.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/269

Предлагается иерархический подход к построению топологических эскизов кристаллов мик-росхем. Данный подход основывается на фрагментации эскиза схемы, при которой топология отдельных фрагментов, образующих иерархию, может быть описана автоматически в соответствии с предлагаемыми алгоритмами размещения и трассировки, что существенно сокращает общий объем проектных работ. На самом нижнем уровне иерархии используется параметрически настраиваемая топологическая библиотека макроэлементов, основанных на применении регулярных структур. На последующих уровнях иерархии предлагается использовать стандартизованное группирование компонентов нижних уровней.

ReferencesРабаи, Ж.М. Цифровые интегральные схемы / Ж.М. Рабаи, А. Чандракасан, Б. Николич. –Рабаи, Ж.М. Цифровые интегральные схемы / Ж.М. Рабаи, А. Чандракасан, Б. Николич. –-е изд.; пер. с англ. – М. : Изд. дом «Вильямс», 2007. – 912 с.-е изд.; пер. с англ. – М. : Изд. дом «Вильямс», 2007. – 912 с.Суворова, Е.А. Проектирование цифровых систем на VHDL / Е.А. Суворова,Суворова, Е.А. Проектирование цифровых систем на VHDL / Е.А. Суворова,Ю.Е. Шейнин. – СПб. : БХВ-Петербург, 2003. – 576 с.Ю.Е. Шейнин. – СПб. : БХВ-Петербург, 2003. – 576 с.Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL,Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL,StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. – М. : СОЛОН-Пресс, 2005. – 384 с.StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. – М. : СОЛОН-Пресс, 2005. – 384 с.Система CLTT проектирования топологии функциональных блоков заказных цифро-Система CLTT проектирования топологии функциональных блоков заказных цифро-вых СБИС / П.Н. Бибило [и др.] // Информационные технологии. – 2011. – № 1. – С. 8–14.вых СБИС / П.Н. Бибило [и др.] // Информационные технологии. – 2011. – № 1. – С. 8–14.Lengauer, T. Exploiting hierarchy in VLSI design / T. Lengauer // VLSI Algorithms and Architectures Lecture Notes in Computer Science. – 1986. – Vol. 227. – P. 180–193.Lengauer, T. Exploiting hierarchy in VLSI design / T. Lengauer // VLSI Algorithms and Architectures Lecture Notes in Computer Science. – 1986. – Vol. 227. – P. 180–193.Mlynek, D. Design of the VLSI systems / D. Mlynek, J. Leblebisi [Электронный ресурс]. –Mlynek, D. Design of the VLSI systems / D. Mlynek, J. Leblebisi [Электронный ресурс]. –Режим доступа : http://lsmwww.epfl.ch/Education /former/2002-2003/VLSIDesign/. – ДатаРежим доступа : http://lsmwww.epfl.ch/Education /former/2002-2003/VLSIDesign/. – Датадоступа : 23.02.2012.доступа : 23.02.2012.Hierarchical BSG Floorplan for Hierarchical VLSI Circuit Design / Z.L. Wu [et al.] // IEICEHierarchical BSG Floorplan for Hierarchical VLSI Circuit Design / Z.L. Wu [et al.] // IEICETransactions. – 2000. – Vol. J83-A, № 10. – P. 1161–1168.Transactions. – 2000. – Vol. J83-A, № 10. – P. 1161–1168.Adja, S.N. Fixed-Outline Floorplanning: Enabling Hierarchical Design / S.N. Adja,Adja, S.N. Fixed-Outline Floorplanning: Enabling Hierarchical Design / S.N. Adja,I.L. Markov // IEEE Transactions on very large scale Integration (VLSI) systems. – 2003. – Vol. 11,I.L. Markov // IEEE Transactions on very large scale Integration (VLSI) systems. – 2003. – Vol. 11,№ 6. – P. 1120–1135.№ 6. – P. 1120–1135.Гаврилов, С.В. Средства проектирования полузаказных микросхем / С.В. Гаврилов, А.Н. Денисов, В.В. Коняхин [Электронный ресурс]. – Режим доступа : http:// http://www.asic.ru/publ.html#9. – Дата доступа : 22.06.2012.Гаврилов, С.В. Средства проектирования полузаказных микросхем / С.В. Гаврилов, А.Н. Денисов, В.В. Коняхин [Электронный ресурс]. – Режим доступа : http:// http://www.asic.ru/publ.html#9. – Дата доступа : 22.06.2012.Rubin, S.M. Computer Aids for VLSI Design / S.M. Rubin [Электронный ресурс]. – Ре-Rubin, S.M. Computer Aids for VLSI Design / S.M. Rubin [Электронный ресурс]. – Ре-жим доступа : http://www.rulabinsky.com/cavd/. – Дата доступа : 22.06.2012.жим доступа : http://www.rulabinsky.com/cavd/. – Дата доступа : 22.06.2012.LayoutEditor – редактор топологий интегральных схем [Электронный ресурс]. – Ре-LayoutEditor – редактор топологий интегральных схем [Электронный ресурс]. – Ре-жим доступа : http://www.eurointech.ru/layedit. – Дата доступа : 22.06.2012.жим доступа : http://www.eurointech.ru/layedit. – Дата доступа : 22.06.2012.

The authors declare that there are no conflicts of interest present.