Псевдоисчерпывающее тестирование запоминающих устройств на базе маршевых тестов типа March A

Показывается актуальность тестирования запоминающих устройств современных вычислительных систем. Анализируются методы и алгоритмы реализации тестовых процедур на базе классических маршевых тестов. Выделяются многократные маршевые тесты, позволяющие обнаруживать сложные кодочувствительные неисправности памяти. Для их обнаружения обосновывается необходимое условие, которому должны удовлетворять тестовые процедуры для покрытия сложных неисправностей. Это условие заключается в формировании псевдоисчерпывающего теста для заданного количества произвольных ячеек памяти. Исследуется эффективность однократного и двукратного применения тестов типа MATS++, March C- и March A, а также приводятся ее аналитические оценки для различного количества k ≤10 ячеек памяти, участвующих в неисправности. Обосновывается применимость математической модели комбинаторной задачи собирателя купонов для описания многократного тестирования памяти. Приводятся значения средней, минимальной и максимальной кратности многократных тестов для обеспечения исчерпывающего множества двоичных комбинаций для заданного числа произвольных ячеек памяти. Экспериментально показывается справедливость аналитических оценок и подтверждается высокая эффективность формирования псевдоисчерпывающего покрытия тестами типа March A.

1. Wang, L.-T. VLSI Test Principles and Architectures: Design for Testability / L.-T. Wang, C.-W. Wu, X. Wen. - Elsevier, 2006. - 808 p.

2. Ярмолик, В. Н. Контроль и диагностика вычислительных систем / В. Н. Ярмолик. - Минск : Бестпринт, 2019. - 387 с.

3. Иванюк, А. А. Проектирование встраиваемых цифровых устройств и систем / А. А. Иванюк. - Минск : Бестпринт, 2012. - 338 с.

4. Ярмолик, В. Н. Псевдоисчерпывающее тестирование запоминающих устройств на базе многократных маршевых тестов / В. Н. Ярмолик, И. Мрозек, В. А. Леванцевич // Информатика. - 2018. - № 1(15). - C. 110-121.

5. Sharma, A. K. Semiconductor Memories: Technology, Testing, and Reliability / A. K. Sharma. - London : John Wiley & Sons, 2002. - 480 р.

6. Niggemeyer, D. Integration of non-classical faults in standard march tests / D. Niggemeyer, M. Redeker, J. Otterstedt // Records of the IEEE Intern. Workshop on Memory Technology, Design and Testing. - San Jose, 1998. - P. 91-98.

7. Неразрушающее тестирование запоминающих устройств / В. Н. Ярмолик [и др.]. - Минск : Бестпринт, 2005. - 230 с.

8. Mrozek, I. Multi-run Memory Tests for Pattern Sensitive Faults / I. Mrozek. - Cham : Springer International Publishing AG, 2019. - 135 p.

9. Goor, A. J. Testing Semiconductor Memories, Theory and Practice / A. J. Goor. - Chichester : John Wiley & Sons, 1991. - 536 p.

10. Yarmolik, S. V. Address sequences and backgrounds with different hamming distance for multiple run march tests / S. V. Yarmolik // IEEE Intern. J. of Applied Mathematics and Computer Science. - 2008. - Vol. 18, no. 3. − P. 329−339.

11. Sokol, B. Address sequence for march tests to detect pattern sensitive faults / B. Sokol, S. V. Yarmolik // Proc. of 3 rd IEEE Intern. Workshop on Electronic Design Test and Applications (DELTA’06). - Kuala Lumpur, Malaysia, 2006. - P. 354-357.

12. Sokol, B. Impact of the address changing on the detection of pattern sensitive faults / B. Sokol, I. Mrozek, V. N. Yarmolik // Information Processing and Security Systems. - London : Springer Science + Business Media, Inc., 2005. - P. 217-226.

13. Ярмолик, В. Н. Адресные последовательности для многократного тестирования ОЗУ / В. Н. Ярмолик, С. В. Ярмолик // Информатика. - 2014. - № 3(39). - C. 92-103.

14. Mrozek, I. Antirandom test vectors for BIST in Hardware / Software systems / I. Mrozek, V. N. Yarmolik // Fundamenta Informaticae. - 2012. - No. 119. - P. 1-23.

15. Mrozek, I. Iterative antirandom testing / I. Mrozek, V. N. Yarmolik // J. of Electronic Testing: Theory and Applications (JETTA). - 2012. - Vol. 9, no. 3. - P. 251-266.