ОПИСАНИЕ ПАРАЛЛЕЛЬНЫХ И СЕКВЕНЦИАЛЬНЫХ АВТОМАТОВ НА ЯЗЫКЕ VHDL
Abstract
Предлагаются синтезируемые VHDL-модели параллельных автоматов, представленных на языке ПРАЛУ, и секвенциальных автоматов. Синтезируемыми являются такие VHDL-описания, по которым возможно автоматическое построение логических схем в заданных базисах логических элементов.
References
1. Закревский А.Д. Параллельные алгоритмы логического управления. – Мн.: Ин-т техн. кибернетики НАН Беларуси, 1999. – 202 с.
2. Бибило П.Н. Синтез логических схем с использованием языка VHDL. – М.: Солон-Р, 2002. – 384 с.
3. Ковалев А.В., Поттосин Ю.В. К декомпозиции параллельных алгоритмов логического управления // Автоматика и вычислительная техника. – 1988. – № 1. – С. 8–13.
4. Романов В.И. Алгоритмическое проектирование в системе LOCON // Логическое проектирование: сб. науч. тр. Вып. 5. – Мн.: Ин-т техн. кибернетики НАН Беларуси, 2000. – С. 137–146.
5. Закревский А.Д. Логический синтез каскадных схем. – М.: Наука, 1981. – 416 c.
Review
For citations:
. Informatics. 2005;(1(5)):68-75. (In Russ.)
Views: 457
Email this article 