Preview

Informatics

Advanced search

НАХОЖДЕНИЕ ЗАДЕРЖЕК РЕГУЛЯРНЫХ СХЕМ С ПОСЛЕДОВАТЕЛЬНЫМИ СОЕДИНЕНИЯМИ ТРАНЗИСТОРОВ

Abstract

Рассматривается задача определения временной задержки регулярной схемы с последовательными соединениями транзисторов. Предлагается определять задержку с помощью моделирования SPICE-описания схемы, представляющей собой сеть транзисторов. Описывается алгоритм сокращения  числа тестовых векторов. Показывается, что для уменьшения задержки схемы можно переставлять входные шины.

For citations:


 ,   . Informatics. 2008;(2(18)):69-80. (In Russ.)

Views: 504


Creative Commons License
This work is licensed under a Creative Commons Attribution 4.0 License.


ISSN 1816-0301 (Print)
ISSN 2617-6963 (Online)