ОПРЕДЕЛЕНИЕ ТЕСТОВЫХ НАБОРОВ ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ АДРЕСНЫХ ЛИНИЙ ОЗУ
Аннотация
Предлагается подход к определению тестовых наборов для обнаружения неисправностей адресных линий оперативных запоминающих устройств (ОЗУ). Приведенные в статье теоретические и экспериментальные результаты показывают, что данный подход позволяет существенно сократить количество тестовых наборов, необходимых для обнаружения всех неисправностей адресных линий ОЗУ, по сравнению с существующими маршевыми алгоритмами.
Об авторах
А. А. Иванюк
Белорусский государственный университет информатики и радиоэлектроники
Беларусь
Беларусь
А. В. Степанов
Белорусский государственный университет информатики и радиоэлектроники
Беларусь
Беларусь
Список литературы
1. Сигаев, А. Операционные системы для встраиваемых применений / А. Сигаев. – М.: Компоненты и технологии, 2000. – 168 с.
2. Cockburn, B. Tutorial on Semiconductor Memory Testing / B. Cockburn // JETTA. – 1994. – Vol. 5, № 4. – P. 321–336.
3. Goor, A.G. Memory Tests and Their Fault Coverage into a New Perspective, Resulting into a New Test / A.G. Goor // Proc. of SEMICON/Korea’s Semiconductor Technical Symposium on Test Technology. – Seoul, Korea, 1996. – P. 67–75.
4. Проектирование самотестируемых СБИС: научное издание. В 2 т. / В.Н. Ярмолик
5. [и др.] – Минск: БГУИР, 2001. – Т. 2. – 163 c.
6. Неразрушающее тестирование запоминающих устройств / В.Н. Ярмолик [и др.]. – Минск: Бестпринт, 2005. – 230 с.
7. Van de Goor, A.J. Testing Semiconductor Memories: Theory and Practice / A.J. van de Goor. – New York: John Wiley & Sons, 1991. – 512 p.
8. Van de Goor, A.J. Opens and Delay Faults in CMOS RAM Address Decoders / A.J. van de Goor // IEEE Transactions on Computers. – 2006. – Vol. 55, № 11. – P. 1630–1639.
9. Stroud, E.A. Designer’s Guide to Built-In Self-Test / E.A. Stroud. – Kluwer Academic Publishers, 2002. – 344 p.
10. Ma, S.A Comparison of Bridging Fault Simulation Methods / S. Ma, I. Shaik, R. Fetherston // Proc. IEEE International Test Conf. – Atlantic City, USA, 1999. – P. 587–595.
11. Garbolino, T. Detection, Localization and Identification of Interconnection Faults Using MISR Compactor / T. Garbolino, M. Kopec, K. Gucwa // Proc. of the 9th IEEE Workshop on Design & Diagnostics of Electronic Circuits & Systems (DDECS 2006). – Prague, Czech Republic, 2006. – P. 230–231.
12. Иванюк, А.А. Определение тестовых наборов для обнаружения мостиковых неисправностей / А.А. Иванюк // Известия Национальной академии наук Беларуси. Сер. физ.-тех. наук. – 2006. – № 5. – С. 38–40.
Рецензия
Для цитирования:
Иванюк А.А., Степанов А.В. ОПРЕДЕЛЕНИЕ ТЕСТОВЫХ НАБОРОВ ДЛЯ ОБНАРУЖЕНИЯ НЕИСПРАВНОСТЕЙ АДРЕСНЫХ ЛИНИЙ ОЗУ. Информатика. 2008;(1(17)):84-94.
Просмотров: 494
Послать статью по эл. почте 