1. Kuter, J. Architecture Driven Partitioning / J. Kuter, E. Barke // Proc. of the conf. on Design, automation and test in Europe. - Munich, Germany, 2001. - P. 479-487.
2. Khatri, S.P. Cross-talk immune VLSI design using a network of PLAs embedded in a regular layout fabric / S.P. Khatri, R.K. Brayton, A. Sangiovanni-Vincentelli // Proc. of the 2000 IEEE/ACM Int. conf. on Computer-aided design. - San Jose, California, 2000. - P. 412-418.
3. Binary and Multi-Valued SPFD-Based Wire Removal in PLA Networks / S. Sinha [et al.] // Proc. of the IEEE Int. conf. on Computer Design: VLSI In Computers & Processors (ICCD '00). - Austin, Texas, 2000. - P. 494-503.
4. Yan, K. Practical logic synthesis for CPLDs and FPGAs with PLA-style logic blocks / K. Yan // Proc. of ASP-DAC 2001, Asia and South Pacific Design Automation Conf. - Yoko-hama, Japan, 2001. - P. 231-234.
5. Cheung C.-C. Further Improve Circuit Partitioning using GBAW Logic Perturbation Techniques / C.-C. Cheung, Y.-L. Wu, D.I. Cheng // Proc. of the conf. on Design, automation and test in Europe. - Munich, Germany, 2001. - P. 233-239.
6. Фридман А. Теория и проектирование переключательных схем / А. Фридман, П. Менон. - М. : Мир, 1978. - 580 с.
7. Кириенко, Н.А. Разбиение системы логических уравнений на подсистемы с заданными ограничениями / Н.А. Кириенко // Новые информационные технологии в исследовании дискретных структур : докл. Третьей Всерос. конф. с международным участием. - Томск : ТНЦ СО РАН, 2000. - С. 236-241.
8. Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL. StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. - М. : СОЛОН-Пресс, 2005. - 384 с.
9. Система «Custom Logic» автоматизированного проектирования управляющей логики заказных цифровых СБИС / П.Н. Бибило [и др.] // Микроэлектроника. - 2004. - Т. 32, № 5. - С. 310-327.
10. Berkeley PLA test set [Electronic resource]. - Mode of access : http://www1.cs. columbia.edu/~cs4861/sis/espresso-examples/ex. - Date of access : 03.05.2006.
11. Бибило, П.Н. Синтез логических схем с использованием языка VHDL / П.Н. Бибило. - М. : СОЛОН-Р, 2002. - 384 с.
12. Бибило, П.Н. Оптимизация логических схем заказных СБИС в синтезаторе Leonardo / П.Н. Бибило // Современная электроника. - 2007. - № 5. - С. 50-52.
Послать статью по эл. почте 