О РЕАЛИЗАЦИИ МОДУЛЯРНЫХ СУММАТОРОВ НА FPGA
Аннотация
Рассматриваются две структуры модулярных сумматоров. Исследуются параметризованные VHDL-модели, описывающие модулярные сумматоры обоих типов. Приводятся результаты синтеза на микросхемах FPGA модулярных сумматоров для различного числа операндов и различной разрядности складываемых чисел.
Об авторах
П. Н. Бибило
Объединенный институт проблем информатики НАН Беларуси
Беларусь
Беларусь
Д. А. Городецкий
Объединенный институт проблем информатики НАН Беларуси
Беларусь
Беларусь
Список литературы
1. Модулярные параллельные вычислительные структуры нейропроцессорных систем / Н.И. Червяков [и др.]. – М. : Физматлит, 2003. – 288 c.
2. Семенов, М.Ю. Применение аппарата модулярной арифметики для построения фильтра с конечной импульсной характеристикой / М.Ю. Семенов, В.С. Калашников, О.В. Ласточкин // Известия вузов. Электроника. – 2005. – № 3. – С. 46–50.
3. Стемпковский, А.Л. Особенности реализации устройств с цифровой обработкой
4. сигналов в интегральном исполнении с применением модулярной арифметики / А.Л. Стемпковский, А.И. Корнилов, М.Ю. Семенов // Информационные технологии. – 2004. – № 2. – С. 2–9.
5. Бибило, П.Н. О несинтезируемых конструкциях языка VHDL / П.Н. Бибило // Совре-
6. менная электроника. – 2008. – № 5. – С. 68–71.
7. Erokhin, V.V. Single-clock division algorithm / V.V. Erokhin // OpenCores [Electronic resource]. – Mode of access : http://opencores.com. – Date of access : 15.12.2010.
8. Sorokin, N. Implementation of high-speed fixed-point dividers on FPGA / N. Sorokin // Servicio de diffusión de la creación intellectual. – Mode of access : http://sedici.unlp.edu.ar. – Date of access : 15.12.2010.
9. Fast Division Algorithm with a Small Lookup Table / P. Hung [et al.] // Scientific Literature
10. Digital Library and Search Engine. – Mode of access : citeseerx.ist.psu.edu. – Date of access :
11. 12.2010.
12. Кузелин, О.М. Современные семейства ПЛИС фирмы Xilinx : справочное пособие /
13. О.М. Кузелин, Д.А. Кнышев, Ю.В. Зотов. – М. : Горячая линия – Телеком, 2004. – 440 с.
14. Стрекалов, А.В. Реализация базовых блоков нейрокомпьютера, функционирующего в системе счисления в остаточных классах на программируемых логических интегральных схемах / А.В. Стрекалов, Ю.А. Стрекалов // Инфокоммуникационные технологии. – 2006. – Т. 4, № 2. – С. 76–81.
15. Стрекалов, Ю.А. Реализация устройства преобразования из системы счисления в остаточных классах в позиционную систему счисления на программируемых логических интегральных схемах с использованием табличных схем / Ю.А. Стрекалов, Н.И. Червяков // Инфокоммуникационные технологии. – 2006. – Т. 4, № 1. – С. 72–76.
16. Бибило, П.Н. Автоматизированный синтез устройств модулярной арифметики: может ли САПР заменить изобретателя / П.Н. Бибило, Д.А. Городецкий // Автоматика и вычислительная техника. – 2009. – № 2. – С. 15–27.
Рецензия
Для цитирования:
Бибило П.Н., Городецкий Д.А. О РЕАЛИЗАЦИИ МОДУЛЯРНЫХ СУММАТОРОВ НА FPGA. Информатика. 2011;(1(29)):62-67.
Просмотров: 527
Послать статью по эл. почте 