ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ
Аннотация
Описывается алгоритм конвертации формата XDL в промежуточный формат описания реализованного на FPGA проекта. Моделью промежуточного представления служит двудольный граф. Алгоритмическим базисом операции конвертации является подстановка графов, задающая распаковку элемента FPGA в примитивные логические элементы. Проводится методика испытаний этого алгоритма, для реализации которой разработана программа конвертации промежуточного представления в формат EDIF
Список литературы
1. Суворова, Е.А. Проектирование цифровых систем на VHDL / Е.А. Суворова, Шейнин. – СПб. : БХВ-Петербург, 2003. – 576 с.
2. Stanford, P. EDIF: Electronic Design Interchange Format Version 2 0 0 / P. Stanford,
3. P. Mancuso. – Electronic Industries Association, ANSI/EIA-548-1988, 1988. – 484 p.
4. Зотов, Ю.В. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX в
5. САПР WebPack ISE / Ю.В. Зотов. – М. : Горячая линия – Телеком, 2003. – 624 с.
6. Beckhoff, С. The Xilinx Design Language (XDL): Tutorial and Use Cases / C. Beckhoff,
7. D. Koch, J. Torresen // Reconfigurable Communication-centric System-on_Chip (ReCoSoC’2011), 6th International Workshop. – Montpellier, 2011.
8. Xilinx Inc., Spartan-3 Generation FPGA User Guide – Extended Spartan-3A, Spartan-3E, and
9. Spartan-3 FPGA Families UG331 (v1.5). – USA, 2009. – 522 p.
10. Черемисинов, Д.И. Анализ и преобразование структурных описаний СБИС / Д.И. Че-
11. ремисинов. – Минск : Белорусская наука, 2006. – 275 с.
12. Марков, А.А. Теория алгорифмов / А.А. Марков, Н.М. Нагорный. – М. : Наука. Гл. ред.
13. физ.-мат. лит., 1984. – 376 с.
14. Бибило, П.Н. Кремниевая компиляция заказных СБИС / П.Н. Бибило. – Минск : Ин-т
15. техн. кибернетики АН Беларуси, 1996. – 268 с.
16. Черемисинов, Д.И. Конвертор структурных описаний для интеграции САПР // Между-
17. нар. конф. «Теория и практика логического управления» / Москва, 10–11 ноября 2003 г. – М. : Институт проблем управления им. В.А. Трапезникова, 2003. – С. 114–118.
18. Couch, J.D. Applications of TORC: An Open Toolkit for Reconfigurable Computing /
19. J.D. Couch // Virginia Polytechnic Institute and State University [Electronic resource]. – 2011. –
20. Mode of access : http://scholar.lib.vt.edu/theses/available/etd-08182011-165440/unrestricted/Couch_JD_T_2011.pdf. – Date of access : 17.04.2012.
Рецензия
Для цитирования:
Черемисинов Д.И. ГЕНЕРАЦИЯ ВЫПОЛНИМЫХ СПЕЦИФИКАЦИЙ ЦИФРОВЫХ СИСТЕМ ИЗ СТРУКТУРНЫХ ОПИСАНИЙ FPGA-ПРОЕКТОВ. Информатика. 2012;(3(35)):111-123.
Просмотров: 541
Послать статью по эл. почте 