Построение и балансировка путей физически неклонируемой функции типа арбитр на FPGA

Цели. Решается задача построения новой структуры путей физически неклонируемой функции типа арбитр (АФНФ) на FPGA (Field programable gate array), основанных на полном использовании внутренних ресурсов LUT-блоков (англ. Look up table), которые функционально являются повторителями. Актуальность исследования связана с бурным развитием средств физической криптографии. Также преследуется цель разработки способа устранения асимметрии путей АФНФ, связанной с особенностью синтеза подобных схем на FPGA.
Методы. Используются методы синтеза цифровых устройств, их параметрического моделирования и реализации на платах быстрого прототипирования. Для измерения внутренних задержек распространения сигналов через пути АФНФ применяется схема кольцевого осциллятора.
Результаты. Предложена новая структура базового элемента путей АФНФ с использованием двух функциональных повторителей. Продемонстрирована необходимость балансировки задержек путей АФНФ. Разработан способ устранения асимметрии распространения сигналов через пути АФНФ на базе управляемых линий задержки. Показаны недостатки использования в качестве схемы арбитра АФНФ классических подходов и необходимость их модификации.
Заключение. Предложенный подход к построению путей АФНФ показал свою состоятельность и перспективность. Экспериментально подтверждается улучшение характеристик АФНФ, построенных по предложенным способом, а также снижение аппаратурных затрат при их реализации по сравнению с классическими схемами АФНФ. Представляется перспективным дальнейшее развитие описанного подхода АФНФ, связанное прежде всего с усовершенствованием структуры арбитра.

1. Pappu, R. Physical One-Way Functions: PhD Thesis in Media Arts and Sciences / R. Pappu. - Cambridge : Massachusetts Institute of Technology, 2001. - 154 p.

2. Ярмолик, В. Н. Физически неклонируемые функции / В. Н. Ярмолик, Ю. Г. Вашинко // Информатика. - 2011. - № 2(30). - С. 92-103.

3. Иванюк, А. А. Физическая криптография и защита цифровых устройств / А. А. Иванюк, С. С. Заливако // Доклады БГУИР. - 2019. - № 2(120). - С. 50-58.

4. Yang, J. A low resource consumption Arbiter PUF improved switch component design for FPGA / J. Yang, X. Yu, R. Wei // J. of Physics: Conference Series. - 2022. - Vol. 2221. - Р. 012011.

5. Ярмолик, В. Н. Физически неклонируемые функции типа арбитр с заведомо асимметричными парами путей / В. Н. Ярмолик, А. А. Иванюк // Доклады БГУИР. - 2022. - № 20(4). - С. 71-79.

6. Иванюк, А. А. Синтез симметричных путей физически неклонируемой функции типа арбитр на FPGA / А. А. Иванюк // Информатика. - 2019. - Т. 16, № 2. - С. 99-108.

7. Secure lightweight obfuscated delay-based physicalunclonable function design on FPGA / M. H. Ishak [et al.] // Bulletin of Electrical Engineering and Informatics. - 2022. - Vol. 11, no. 2. - P. 1075-1083. https://doi.org/10.11591/eei.v11i2.3265

8. Шамына, А. Ю. Исследование временных параметров физически неклонируемой функции типа арбитр с использованием кольцевого осциллятора / А. Ю. Шамына, А. А Иванюк // Цифровая трансформация. - 2022. - № 1(28). - С. 27-38.