Физически неклонируемые функции с управляемой задержкой распространения сигналов

Ц е л и. Решается задача построения нового класса физически неклонируемых функций (ФНФ), обеспечивающих управление задержкой распространения сигнала через элементы, которые расположены на пути его распространения. Актуальность такого исследования связана с активным развитием физической криптографии. В работе преследуются следующие цели: построение базовых элементов ФНФ и их модификаций, разработка методики построения управляемых кольцевых осцилляторов на базе элементов XOR и управляемых кольцевых осцилляторов, основанных на многовходовом переключении сигнала.

М е то д ы . Используются методы синтеза и анализа цифровых устройств, в том числе на программируемых логических интегральных схемах, основы булевой алгебры и схемотехники.

Р е з у л ь т а т ы .  Показано, что комбинированные ФНФ, основанные на RS-триггерах, реализуют идею управления задержкой сигнала за счет выбора пути, который представляет собой последовательно подключенные элементы, выбранные в соответствии с запросом ФНФ. Разработана методика построения ФНФ с управляемой задержкой через каждый элемент пути. Исследованы особенности и свойства ФНФ с управляемой задержкой сигналов типа кольцевого осциллятора и показаны возможные решения для случая двухразрядных входных запросов. Предложен базовый элемент и его модификации для построения новых структур ФНФ, основанных на управлении задержкой распространения сигнала. Показано, что задержка сигнала через базовый элемент, представляющий собой многовходовый элемент XOR, зависит не только от количества входов, на которые подается активный входной сигнал, но и от фиксированного значения 0 либо 1 на остальных его входах. Приведена новая структура ФНФ – управляемый кольцевой осциллятор, рассматриваются его реализации для случая управления за счет задания количества входов, на которых изменяется активный входной сигнал.

З а к л ю ч е н и е . Предложенный подход к построению физически неклонируемых функций, основанный на управлении задержкой сигналов через логические элементы, показал свою работоспособность и перспективность. Экспериментально подтвержден эффект влияния на задержки распространения сигналов через логический элемент количества его входов, на которых изменяются входные сигналы, приводящие к изменению выходного сигнала. Перспективным представляется дальнейшее развитие идей построения управляемых кольцевых осцилляторов и осцилляторов с многовходовым переключением сигнала, а также создания новых структур ФНФ типа арбитр.

1. Pappu, R. Physical One-Way Functions: PhD Thesis in Media Arts and Sciences / R. Pappu. – Cambridge : Massachusetts Institute of Technology, 2001. – 154 p.

2. Controlled physical random functions / B. Gassend [et al.] // Proc. of 18th Annual Computer Security Applications Conf. (ACSAC), Las Vegas, Nevada, USA, 9–13 Dec. 2002. – Las Vegas, 2002. – P. 149–160.

3. Rührmair, U. Strong PUFs: models, constructions, and security proofs / U. Rührmair, H. Busch, S. Katzenbeisser // Towards Hardware-Intrinsic Security / eds. A.-R. Sadeghi, D. Naccache. – Berlin, Heidelberg : Springer Berlin Heidelberg, 2010. – P. 79–96.

4. Agarwal, A. Statistical timing analysis for intra-die process variations with spatial correlations / A. Agarwal, D. Blaauw, V. Zolotov // Proc. of Intern. Conf. on Computer Aided Design (ICCAD03), San Jose, CA, USA, 9–13 Nov. 2003. – San Jose, 2003. – P. 900–907.

5. Böhm, C. Physical Unclonable Functions in Theory and Practice / C. Böhm, M. Hofer. – N. Y. : Springer Science + Business Media, 2013. – 270 p.

6. Theoretical analysis of delay-based PUFs and design strategies for improvement / Y. Wang [et al.] // Proc. of the IEEE Intern. Symp. on Circuits and Systems (ISCAS), Sapporo, Japan, 26–29 May 2019. – Sapporo, 2019. – P. 1–5.

7. Gummalla, S. An Analytical Approach to Efficient Circuit Variability Analysis in Scaled CMOS Design: Master Degree Thesis / S. Gummalla. – Arizona : Arizona State University, 2011. – 62 p.

8. A technique to build a secret key in integrated circuits for identification and authentication applications / J. W. Lee [et al.] // Proc. of the Intern. Symp. VLSI Circuits (VLSI’04), Honolulu, Hawaii, USA, 7–19 June 2004. – Honolulu, 2004. – P. 176–179.

9. Ozturk, E. Physical unclonable function with tristate buffers / E. Ozturk, G. Hammouri, B. Sunar // Proc. of the IEEE Intern. Symp. on Circuits and Systems (ISCAS 2008), Seattle, Washington, USA, 18–21 May 2008. – Seattle, 2008. – P. 3194–3197.

10. The bistable ring PUF: A new architecture for strong physical unclonable functions / Q. Chen [et al.] // Proc. of the IEEE Intern. Symp. on Hardware Oriented Security and Trust (HOST’11), San Diego, California, USA, 5–6 June 2011. – San Diego, 2011. – P. 134–141.

11. Holcomb, D. E. Power-up SRAM state as an identifying fingerprint and source of true random numbers / D. E. Holcomb, W. Burleson, K. Fu // IEEE Transactions on Computer. – 2008. – Vol. 58, no. 9. – P. 1198–1210.

12. DRAM-based intrinsic physically unclonable functions for system-level security and authentication / F. Tehranipoor [et al.] // IEEE Transactions on Very Large Scale Integration (VLSI) Systems. – 2016. – No. 99. – P. 1–13.

13. Ярмолик, В. Н. Физически неклонируемые функции / В. Н. Ярмолик, Ю. Г. Вашинко // Информатика. – 2011. – № 2(30). – С. 92–103.

14. Иванюк, А. А. Физическая криптография и защита цифровых устройств / А. А. Иванюк, С. С. Заливако // Доклады БГУИР. – 2019. – № 2(120). – С. 50–58.

15. Верниковский, Е. А. Схемотехника: учебно-методический комплекс / Е. А. Верниковский. – Минск : БГУ, 2012. – 200 с.

16. Jouppi, N. Timing analysis and performance improvement of MOS VLSI designs / N. Jouppi // IEEE Transactions on Computer-Aided Design. – 1987. – Vol. 6, no. 4. – P. 650–665.

17. Богданович, М. И. Цифровые интегральные микросхемы / М. И. Богданович, И. Н. Грель, В. А. Прохоренко. – Минск : Беларусь, 1991. – 493 с.

18. Ram, O. V. S. S. Modeling multiple-input switching in timing analysis using machine learning / O. V. S. S. Ram, S. Saurabh // IEEE Trans. on Computer. – 2021. – Vol. 40, no. 4. – P. 723–734.

19. Experiments on autonomous Boolean networks / D. P. Rosin [et al.] // Chaos: An Interdisciplinary J. of Nonlinear Science. – 2013. – Vol. 23, no. 2. – P. 1–9.

20. Park, M. True random number generation using CMOS Boolean chaotic oscillator / M. Park, J. C. Rodgers, D. P. Lathrop // Microelectronics J. – 2015. – Vol. 46, no. 12. – P. 1364–1370.