Схема коррекции сигналов для комбинационных устройств автоматики на основе логического дополнения с контролем вычислений по паритету

Предложена более простая структура системы с коррекцией ошибок в вычислениях, чем известные структуры, основанные на дублировании и троировании блоков с мажоритарным принципом выбора значений сигналов. Новую отказоустойчивую структуру целесообразно использовать для устройств автоматики с комбинационной логикой. При синтезе отказоустойчивой структуры применяется метод паритета для установления факта возникновения неисправности в контролируемом объекте и метод логического дополнения для определения неправильно вычисленных выходных функций и формирования сигналов для их коррекции. Приведена структурная схема системы с коррекцией ошибок и дано ее описание. Представлен алгоритм синтеза контрольного оборудования с минимизацией сложности его технической реализации. Результаты экспериментов с контрольными комбинационными схемами подтверждают высокую эффективность применения предложенной структуры системы с коррекцией ошибок.

1. Согомонян, Е. С. Самопроверяемые устройства и отказоустойчивые системы / Е. С. Согомонян, Е. В. Слабаков. – М. : Радио и связь, 1989. – 208 с.

2. Методы построения безопасных микроэлектронных систем железнодорожной автоматики / В. В. Сапожников [и др.] ; под ред. Вл. В. Сапожникова. – М. : Транспорт, 1995. – 272 с.

3. Харченко, В. С. Модели и свойства многоальтернативных отказоустойчивых систем / В. С. Харченко // Автоматика и телемеханика. – 1992. – № 12. – С. 140–147.

4. Скляр, В. В. Отказоустойчивые компьютерные системы управления с версионно-пороговой адаптацией: способы адаптации, оценка надежности, выбор архитектур / В. В. Скляр, В. С. Харченко // Автоматика и телемеханика. – 2002. – № 6. – С. 131–145.

5. Гаврилов, М. А. Надежность дискретных систем / М. А. Гаврилов, В. М. Остиану, А. И. Потехин // Итоги науки и техники. Сер. «Теория вероятностей. Математическая статистика. Теоретическая кибернетика». – 1969, 1970. – C. 7–104.

6. Goessel, M. Error Detection Circuits / M. Goessel, S. Graf. – London : McGraw-Hill, 1994. – 261 p.

7. Fujiwara, E. Code Design for Dependable Systems: Theory and Practical Applications / E. Fujiwara. – John Wiley & Sons, 2006. – 720 p.

8. Кодирование информации (двоичные коды) / Н. Т. Березюк [и др.] ; под ред. Н. Т. Березюка. – Харьков : Вища школа, 1978. – 252 с.

9. Nikolos, D. Self-testing embedded two-rail checkers / D. Nikolos // J. of Electronic Testing: Theory and Applications. – 1998. – Vol. 12, no. 1–2. – P. 69–79.

10. Новые структуры систем функционального контроля логических схем / В. В. Сапожников [и др.] // Автоматика и телемеханика. – 2017. – № 2. – С. 127–143.

11. Hamamatsu, M. Finding the optimal configuration of a cascading TMR system / M. Hamamatsu, T. Tsuchiya, T. Kikuno // 14th IEEE Pacific Rim Intern. Symp. on Dependable Computing, 15–17 Dec. 2008, Taipei, Taiwan. – Taipei, 2008. – P. 329–350. https://doi.org/10.1109/PRDC.2008.12

12. Matsumoto, K. Evaluating the fault tolerance of stateful TMR / K. Matsumoto, M. Uehara, H. Mori // 13th Intern. Conf. on Network-Based Information Systems, 14–16 Sept. 2010, Takayama, Japan. – Takayama, 2010. – P. 332–336. https://doi.org/10.1109/NBiS.2010.86

13. Останин, С. А. Синтез отказоустойчивых комбинационных схем / С. А. Останин // Прикладная дискретная математика (приложение № 1). – 2009. – № 1. – С. 71–72.

14. Методы синтеза сбоеустойчивых комбинационных КМОП-схем, обеспечивающих автоматическое исправление ошибок / А. Л. Стемпковский [и др.] // Известия ЮФУ. Технические науки. – 2017. – № 7(192). – С. 197–210. https://doi.org/10.23683/2311-3103-2017-7-197-210

15. Enhanced duplication method with TMR-like masking abilities / J. Borecký [et al.] // Euromicro Conf. on Digital System Design (DSD), 31 Aug. – 2 Sept. 2016, Limassol, Cyprus. – Limassol, 2016. – P. 690–693. https://doi.org/10.1109/DSD.2016.91

16. Krcma, M. Triple modular redundancy used in field programmable neural networks / M. Krcma, Z. Kotasek, J. Lojda // Proc. of 15th IEEE East-West Design & Test Symposium (EWDTS 2017), 29 Sept. – 2 Oct. 2017, Novi Sad, Serbia. – Novi Sad, 2017. – P. 372–377. https://doi.org/10.1109/EWDTS.2017.8110128

17. Sogomonyan, E. S. Self-Correction Fault-Tolerant Systems / E. S. Sogomonyan. – Preprint, Oct. 2018. – 30 p.

18. Сапожников, В. В. Основы теории надежности и технической диагностики / В. В. Сапожников, Вл. В. Сапожников, Д. В. Ефанов. – СПб. : Лань, 2019. – 588 с.

19. Организация функционального контроля комбинационных схем методом логического дополнения / В. В. Сапожников // Электронное моделирование. – 2002. – Т. 24, № 6. – С. 51–66.

20. Логическое дополнение – новый метод контроля комбинационных схем / М. Гессель [и др.] // Автоматика и телемеханика. – 2003. – № 1. – С. 167–176.

21. New Methods of Concurrent Checking / M. Goessel [et al.]. – 1st ed. – Dordrecht : Springer Science + Business Media B.V., 2008. – 184 p.

22. Self-checking combinational circuits with unidirectionally independent outputs / A. Morosow [et al.] // VLSI Design. – 1998. – Vol. 5, iss. 4. – P. 333–345. https://doi.org/10.1155/1998/20389

23. Ефанов, Д. В. Синтез самопроверяемых комбинационных устройств на основе выделения специальных групп выходов / Д. В. Ефанов, В. В. Сапожников, Вл. В. Сапожников // Автоматика и телемеханика. – 2018. – № 9. – С. 79–94.

24. Сапожников, В. В. Самопроверяемые дискретные устройства / В. В. Сапожников, Вл. В. Сапожников. – СПб. : Энергоатомиздат, 1992. – 224 с.

25. SIS: a system for sequential circuit synthesis / E. M. Sentovich [et al.]. – University of California, Berkeley, 1992. – 45 p.

26. Sequential circuit design using synthesis and optimization / E. M. Sentovich [et al.] // Proc. IEEE Intern. Conf. on Computer Design: VLSI in Computers & Processors, 11–14 Oct. 1992, Cambridge, MA, USA. – Cambridge, 1992. – P. 328–333. https://doi.org/10.1109/ICCD.1992.276282