МОДЕЛИРОВАНИЕ ФУНКЦИОНАЛЬНЫХ НЕИСПРАВНОСТЕЙ ЦИФРОВЫХ УСТРОЙСТВ СРЕДСТВАМИ ЯЗЫКА VHDL
Abstract
Описывается методика внедрения моделей функциональных неисправностей в проектные описания цифровых устройств на языке VHDL. Рассматриваются вопросы, связанные с распределением неисправностей в процессе моделирования. Предлагается использовать верификационные компоненты для проектирования средств самотестирования цифровых устройств. Обосновывается применение предлагаемой методики.
About the Author
А. Иванюк
Белорусский государственный университет информатики и радиоэлектроники
Belarus
Belarus
References
1. Lala, P.K. Digital Circuits Testing and Testability / P.K. Lala. – New York: Academic Press, 1997. – 199 p.
2. Stroud Charles, E. A Designer’s Guide to Built-In Self-Test / E. Stroud Charles. – Norwell: Kluwer Academic Publishers, 2002. – 319 p.
3. Rajsuman, R. System-on-a-Chip. Design and Test / R. Rajsuman. – Boston: Artech House Publishers, 2000. – 277 p.
4. Бибило, П.Н. Синтез логических схем с использованием языка VHDL / П.Н. Бибило. – М.: СОЛОН-Р, 2002. – 384 с.
5. Hwang, E.O. Digital Logic and Microprocessor Design with VHDL / E.O. Hwang. – Brooks/Cole, 2005. – 513 p.
6. Core design and system-on-a-chip integration / A.M. Rincon [et al.] // IEEE Design and Test of Computers. – 1997. – № 14. – P. 26–35.
7. Hunt, M. Blocking in a system on a chip / M. Hunt, J.A. Rowson // IEEE Spectrum. – 1996. – № 11. – P. 35–41.
8. Золоторевич, Л.А. Моделирование неисправностей в структурах СБИС на языке VHDL / Л.А. Золоторевич // Информатика. – 2005. – № 1. – С. 89–94.
9. Золоторевич, Л.А. Моделирование неисправностей СБИС на поведенческом уровне на языке VHDL / Л.А. Золоторевич // Информатика. – 2005. – № 3. – С. 135–144.
10. Youngmin, H. Design error simulation based on error modeling and sampling techniques / H. Youngmin, S.A. Szygenda // Mathematics and computers in simulation. – 1998. – Vol. 46, № 11. – P. 35–46.
11. Fault Injection into VHDL Models: The MEFISTO Tool / E. Jenn [et al.] // Proc. of the 24th International Symposium on Fault Tolerant Computing. – Austin, Texas, USA, 1994. – P. 66–75.
12. Sieh, V. VERIFY: Evaluation of Reliability Using VHDL-Models with Embedded Fault Descriptions / V. Sieh, O. Tschache, F. Balbach // Proc. of 27th International Symposium on Fault-Tolerant Computing. – Seattle, Washington, USA, 1997. – P. 32–36.
13. Xilinx Integrated Software Environment 8.2i [Electronic resource]. – 2006. – Mode of access: http://www.xilinx.com.
14. Bergeron, J. Writing Testbenches. Functional Verification of HDL Models / J. Bergeron. – Boston: Kluwer Academic Publishers, 2000. – 354 p.
15. Ярмолик, В.Н. Контроль и диагностика цифровых узлов ЭВМ / В.Н. Ярмолик. – Минск: Наука и техника, 1988. – 240 с.
Review
For citations:
. Informatics. 2007;(1(13)):30-39. (In Russ.)
Views: 470
Email this article 