TECHNOLOGY MAPPING TOOL FOR VLSI CAD
Abstract
Technology mapping program implements a sequential circuit using the gates of a particular technology library. It is an integral component of any automated VLSI circuit design flow. The structure of the program for solving the technology mapping problem and formats of the source and result data are presented. Models of intermediate representations of the sequential circuit and their conversions are described. Technology mapping is a stage of logic synthesis and it is viewed as the transformation of a functional (i.e., algebraic) circuit specification into a gate (i.e., netlist) specification. The program is included as project operations in the VLSI CAD system for energy-saving logical synthesis developed in the United Institute of Informatics Problems of NAS of Belarus.
References
1. Черемисинов, Д.И. Синтез комбинационных схем в базисе библиотечных элементов КМОП СБИС с учетом энергопотребления / Д.И. Черемисинов, Л.Д. Черемисинова // Информатика. – 2013. – № 4(40). – С. 91–102.
2. Закревский, А.Д. Логические основы проектирования дискретных устройств / А.Д. Закревский, Ю.В. Поттосин, Л.Д. Черемисинова. – М. : Физматлит, 2007. – 592 с.
3. Reducing Structural Bias in Technology Mapping / S. Chatterjee [et al.] // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 2006. – Vol. 25, no. 12. – P. 2894–2903.
4. Sis: A system for sequential circuit synthesis : technical report UCB/ERL M92/41, EECS Department / E.M. Sentovich [et al.] [Electronic resource]. – University of California, Berkeley, 1992. ‒ Mode of access : https://www.eecs.berkeley.edu/Pubs/TechRpts/1992/2010.html. – Date of access : 11.11.2016.
5. Бибило, П.Н. Логическое проектирование дискретных устройств с использованием продукционно-фреймовой модели представления знаний / П.Н. Бибило, В.И. Романов. – Минск : Беларуская навука, 2011. – 279 с.
6. Fišer, P. Sources of Bias in EDA Tools and Its Influence / P. Fišer, J. Schmidt, J. Balcárek // Proc. of the 2014 IEEE 17th Intern. Symp. on Design and Diagnostics of Electronic Circuits & Systems. – Piscataway : IEEE, 2014. – P. 258–261.
7. Бибило, П.Н. Покрытие булевой сети библиотечными элементами / П.Н. Бибило, В.Г. Лицкевич // Управляющие системы и машины. – 1999. – № 6. – С. 16–24.
8. Перегудов, Ф.П. Введение в системный анализ / Ф.П. Перегудов, Ф.П. Тарасенко. – М. : Высшая школа, 1989. – 360 с.
9. Черемисинов, Д.И. Обработка графов в программе перепроектирования FPGA / Д.И. Черемисинов // Танаевские чтения : доклады Шестой Междунар. конф. – Минск : ОИПИ НАН Беларуси, 2014. – С. 151–155.
10. Автоматизация логического синтеза КМОП-схем с пониженным энергопотреблением / П.Н. Бибило [и др.] // Программная инженерия. – 2013. – № 8. – С. 35–41.
Review
For citations:
Cheremisinov D.I. TECHNOLOGY MAPPING TOOL FOR VLSI CAD. Informatics. 2017;(1(53)):44-52. (In Russ.)
Views: 633
Email this article 