Рассматривается проблема оптимизации площади двумерных матричных структур управляющей логики заказных СБИС. Описываются пути решения двух взаимосвязанных задач: минимизации функционального описания блока управляющей логики, реализуемого матричной структурой, и укладки этого описания на кристалл. Первая задача решается на этапе логического проектирования матричной структуры, вторая - на этапе ее топологического проектирования. Площадь матричных структур существенно зависит от того, насколько хорошо эти задачи будут решены на обоих этапах.