informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-796Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNВСТРОЕННАЯ АППАРАТУРА НЕРАЗРУШАЮЩЕГО САМОТЕСТИРОВАНИЯ ДЛЯ СХЕМ ОЗУ НА ОСНОВЕ ЛОКАЛЬНО-СИММЕТРИЧНЫХ ТЕСТОВЗанковичА. П.ЯрмоликВ. Н.Белорусский государственный университет информатики и радиоэлектроникиBelarus20052901201904(8)124134Copyright © Занкович А.П., Ярмолик В.Н., 20192019Занкович А.П., Ярмолик В.Н.Занкович А.П., Ярмолик В.Н.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/796

Дается сравнительный анализ нескольких схем встроенной аппаратуры самотестирования оперативных запоминающих устройств (ВАСТ ОЗУ). Рассмотренные ВАСТ ОЗУ отличаются сложностью реализуемых тестов, количеством использованных сигнатурных анализаторов и количеством обнаруживаемых неисправностей. Предлагается алгоритм поиска минимального количества сигнатурных анализаторов, необходимых для реализации новых локально-симметричных тестов в виде ВАСТ ОЗУ, и генерации последовательности их использования.

ReferencesMazumder P., Chakraborty K. Testing and Testable Design of High-Density Random-Access Memories. – Chichester: Addison-Wesley, 1997. – 448 p.Mazumder P., Chakraborty K. Testing and Testable Design of High-Density Random-Access Memories. – Chichester: Addison-Wesley, 1997. – 448 p.Marinescu M. Simple and Efficient Algorithms for Functional RAM Testing // IEEE International Test Conference: Proc. IEEE Computer Society. – Philadelphia, PA, USA, 1982. – P. 236–239.Marinescu M. Simple and Efficient Algorithms for Functional RAM Testing // IEEE International Test Conference: Proc. IEEE Computer Society. – Philadelphia, PA, USA, 1982. – P. 236–239.Занкович А.П., Ярмолик В.Н. Неразрушающее тестирование ОЗУ на основе анализа симметрии выходных данных // Автоматика и телемеханика. – 2003. – № 9. – С. 141–154.Занкович А.П., Ярмолик В.Н. Неразрушающее тестирование ОЗУ на основе анализа симметрии выходных данных // Автоматика и телемеханика. – 2003. – № 9. – С. 141–154.Zankovich A.P., Yarmolik V.N. Aliasing minimization of transparent memory testing // Новые информационные технологии = New Information Technologies: Мат. V Междунар. науч. конф., Минск, 29–30 октября 2002 г.: В 2 т. – Минск, 2002. – Т. 1. – С. 71–76.Zankovich A.P., Yarmolik V.N. Aliasing minimization of transparent memory testing // Новые информационные технологии = New Information Technologies: Мат. V Междунар. науч. конф., Минск, 29–30 октября 2002 г.: В 2 т. – Минск, 2002. – Т. 1. – С. 71–76.Nicolaidis M. Transparent BIST for RAMs // IEEE International Test Conference: Proc. – Baltimore, Maryland, USA, 1992. – P. 596–607.Nicolaidis M. Transparent BIST for RAMs // IEEE International Test Conference: Proc. – Baltimore, Maryland, USA, 1992. – P. 596–607.Hellebrand S., Wundelich H.-J., Yarmolik V.N. Symmetric Transparent BIST for RAMs // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 702–707.Hellebrand S., Wundelich H.-J., Yarmolik V.N. Symmetric Transparent BIST for RAMs // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 702–707.Бибило П.Н. Основы языка VHDL: 2-е изд. – М.: Солон-Р, 2002. – 224 c.Бибило П.Н. Основы языка VHDL: 2-е изд. – М.: Солон-Р, 2002. – 224 c.Zoriah Y., Dey S., Rodgers M. Test of Future System-on Chip // IEEE International Test Conference: Proc. – Atlantic City, NJ, USA, 2000. – P. 392–398.Zoriah Y., Dey S., Rodgers M. Test of Future System-on Chip // IEEE International Test Conference: Proc. – Atlantic City, NJ, USA, 2000. – P. 392–398.Industrial BIST for Embedded RAMs / P. Camurati, P. Prinetto, M.S. Reorda et al. // IEEE Design and Test of Computers. – 1995. – Vol. 12. – № 3. – P. 86–95.Industrial BIST for Embedded RAMs / P. Camurati, P. Prinetto, M.S. Reorda et al. // IEEE Design and Test of Computers. – 1995. – Vol. 12. – № 3. – P. 86–95.Saluja K.K., Sng S.H., Kinoshita K. Built-In Self-Test RAM: A practical alternative // IEEE Design and Test of Computer. – 1987. – Vol. 4. – № 1. – P. 42–51.Saluja K.K., Sng S.H., Kinoshita K. Built-In Self-Test RAM: A practical alternative // IEEE Design and Test of Computer. – 1987. – Vol. 4. – № 1. – P. 42–51.A Programmable BIST Core For Embedded DRAM / C.-T. Huang, J.-R. Huang, C.-F. Wu et al. // IEEE Design and Test of Computers. – Vol. 16. – № 1. – 1999. – P. 59–70.A Programmable BIST Core For Embedded DRAM / C.-T. Huang, J.-R. Huang, C.-F. Wu et al. // IEEE Design and Test of Computers. – Vol. 16. – № 1. – 1999. – P. 59–70.Zarrineh K., Upadhyaya S.J. On Programmable Memory Built­In Self Test Architectures // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 708–713.Zarrineh K., Upadhyaya S.J. On Programmable Memory Built­In Self Test Architectures // IEEE Design Automation and Test in Europe Conference (DATE'99): Proc. – Munich, Germany, 1999. – P. 708–713.

The authors declare that there are no conflicts of interest present.