informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-783Research ArticleИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИINFORMATION TECHNOLOGYМОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ СБИС НА ПОВЕДЕНЧЕСКОМ УРОВНЕ НА ЯЗЫКЕ VHDLЗолоторевичЛ. А.Белорусский государственный университетBelarus20052301201903(7)135145Copyright © Золоторевич Л.А., 20192019Золоторевич Л.А.Золоторевич Л.А.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/783

Рассматривается задача моделирования неисправностей блоков комбинационного типа СБИС, представленных на поведенческом уровне на языке VHDL. Предлагается формальный подход к решению задачи, в основе которого лежит построение тестов для разных реализаций операторов языка VHDL на базе применения системы  генерации тестов и моделирования неисправностей. Особенность получаемых функциональных моделей неисправностей состоит в их полном соответствии физическим неисправностям.

ReferencesArlat J., Aguera M., Amat L. Fault injection for dependability validation: a methodology and some applications // IEEE transactions on software engineering. – V. 16. – № 2. – 1990.Arlat J., Aguera M., Amat L. Fault injection for dependability validation: a methodology and some applications // IEEE transactions on software engineering. – V. 16. – № 2. – 1990.Karlsson J., Liden P., Dahlgren P. Using heavy-ion radiation to validate fault-handling mechanisms // IEEE Micro. – V. 14. – № 1. – 1994. – P. 8–32.Karlsson J., Liden P., Dahlgren P. Using heavy-ion radiation to validate fault-handling mechanisms // IEEE Micro. – V. 14. – № 1. – 1994. – P. 8–32.Delong T.A., Johnson B.W., Profeta J.A. A fault injection technique for VHDL behavioral-level models // IEEE Design Test Comput. – V. 13. – 1996. – P. 24–33.Delong T.A., Johnson B.W., Profeta J.A. A fault injection technique for VHDL behavioral-level models // IEEE Design Test Comput. – V. 13. – 1996. – P. 24–33.Jenn E., Arlat J., Rimen M. Fault injection into VHDL models: The MEFISTO tool // 24th Int. symp. fault-tolerant comput. – June 1994. – P. 66–75.Jenn E., Arlat J., Rimen M. Fault injection into VHDL models: The MEFISTO tool // 24th Int. symp. fault-tolerant comput. – June 1994. – P. 66–75.Boué J., Pétilton P., Crouzet Y. MEFISTO-L: A VHDL-based fault injection tool for the experimental assessment of fault tolerance // In 28th FTCS. – June 1998. – P. 168–173.Boué J., Pétilton P., Crouzet Y. MEFISTO-L: A VHDL-based fault injection tool for the experimental assessment of fault tolerance // In 28th FTCS. – June 1998. – P. 168–173.Lörinc Antoni, Régis Leveugle, Béla Fehér. Using run-time reconfiguration for fault injection applications // IEEE Ttransactions on instrumentation and Measurement. – V. 52. – № 5. – 2003.Lörinc Antoni, Régis Leveugle, Béla Fehér. Using run-time reconfiguration for fault injection applications // IEEE Ttransactions on instrumentation and Measurement. – V. 52. – № 5. – 2003.Chakraborty T., Ghosh S. On behavior fault modeling for combinational digital designs // Proc. International test conference, September 1988. – P. 593–600.Chakraborty T., Ghosh S. On behavior fault modeling for combinational digital designs // Proc. International test conference, September 1988. – P. 593–600.Ghosh S., Chakraborty T.J. On behavior fault modeling for digital designs // Journal of Electronic Testing. V. 2. – Kluwer Academic Publishers, 1991.Ghosh S., Chakraborty T.J. On behavior fault modeling for digital designs // Journal of Electronic Testing. V. 2. – Kluwer Academic Publishers, 1991.Armstrong J.R., Lam F.S., Ward P.C. Test generation and fault simulation for behavioral models // Performance and Fault Modeling with VHDL. Prentice Hall, Englewood Cliffs, NJ, 1992. – P. 240–303.Armstrong J.R., Lam F.S., Ward P.C. Test generation and fault simulation for behavioral models // Performance and Fault Modeling with VHDL. Prentice Hall, Englewood Cliffs, NJ, 1992. – P. 240–303.Cho C.H. A formal model for behavioral test generation // Doctoral dissertation. – Vir-ginia Polytechnic Institute and State University. – Department of Electrical Engineering. – Blacksburg, VA. – 1994.Cho C.H. A formal model for behavioral test generation // Doctoral dissertation. – Vir-ginia Polytechnic Institute and State University. – Department of Electrical Engineering. – Blacksburg, VA. – 1994.Cho C.H., Armstrong J.R. B-algorithm: A behavioral test generation algorithm // Proc. International test conference, 1994. – P. 968–979.Cho C.H., Armstrong J.R. B-algorithm: A behavioral test generation algorithm // Proc. International test conference, 1994. – P. 968–979.Al Hayek G., Robach C. On the adequacy of deriving hardware test data from the behavioral specification // Proc. EUROMICRO 96, 22nd Euromicro Conference. – September 1996. – P. 337–342.Al Hayek G., Robach C. On the adequacy of deriving hardware test data from the behavioral specification // Proc. EUROMICRO 96, 22nd Euromicro Conference. – September 1996. – P. 337–342.IEEE P1076.6/D1.12, Draft Standard for VHDL Register Transfer Level Synthesis / VHDL Synthesis Interoperability Working Group. – IEEE. – Piscataway, NJ. – March 1998.IEEE P1076.6/D1.12, Draft Standard for VHDL Register Transfer Level Synthesis / VHDL Synthesis Interoperability Working Group. – IEEE. – Piscataway, NJ. – March 1998.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Основные возможности базовых средств САПР микроэлектроники VLSI_SIM // Мат. 3-й Междунар. науч.-практ. конф. «Вузовская наука, промышленность, международное сотрудничество». Т.2. – Мн.: Университетское, 2000. – С. 164–170.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Основные возможности базовых средств САПР микроэлектроники VLSI_SIM // Мат. 3-й Междунар. науч.-практ. конф. «Вузовская наука, промышленность, международное сотрудничество». Т.2. – Мн.: Университетское, 2000. – С. 164–170.

The authors declare that there are no conflicts of interest present.