informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-741Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNМОДЕЛИРОВАНИЕ НЕИСПРАВНОСТЕЙ В СТРУКТУРАХ СБИС НА ЯЗЫКЕ VHDLЗолоторевичЛ. А.Белорусский государственный университетBelarus20051001201901(5)8994Copyright © Золоторевич Л.А., 20192019Золоторевич Л.А.Золоторевич Л.А.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/741

Рассматривается проблема моделирования неисправностей  СБИС и устройств цифровой электроники, представленных на структурном уровне на языке VHDL. Дается анализ эффективности предлагаемых решений.

ReferencesHayek Al., Robach G. On the adequacy of deriving hardware test data from the behavioral specification // Proc. EUROMICRO 96, 22nd euromicro conference.  1996.  P. 337–342.Hayek Al., Robach G. On the adequacy of deriving hardware test data from the behavioral specification // Proc. EUROMICRO 96, 22nd euromicro conference.  1996.  P. 337–342.Zolotorevitch L.A., Baturitsky M.A. Deduktive switch-level CMOS-VLSI fault simulation // The International conference computer-aided design of diskrete devices (CAD DD’95). V. 2.  Minsk-Szczecin, 1995.  P. 157–164.Zolotorevitch L.A., Baturitsky M.A. Deduktive switch-level CMOS-VLSI fault simulation // The International conference computer-aided design of diskrete devices (CAD DD’95). V. 2.  Minsk-Szczecin, 1995.  P. 157–164.Armstrong D. A deductive method for simulating faults in logic circuits // IEEE trans. comput. – 1972.  C-21, 5.Armstrong D. A deductive method for simulating faults in logic circuits // IEEE trans. comput. – 1972.  C-21, 5.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Формализация и оптимизация анализа полноты теста СБИС на уровне автоматных моделей компонентов // Мат. Междунар. конф. «Автоматизация проектирования дискретных систем (CAD-DD’97)». Т. 3.  Мн.: Ин-т техн. кибернетики НАН Беларуси, 1997.  С. 104–110.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Формализация и оптимизация анализа полноты теста СБИС на уровне автоматных моделей компонентов // Мат. Междунар. конф. «Автоматизация проектирования дискретных систем (CAD-DD’97)». Т. 3.  Мн.: Ин-т техн. кибернетики НАН Беларуси, 1997.  С. 104–110.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Компьютерная инженерия в электронике: программная система для проектирования и обучения // Мат. Междунар. науч.-практ. конф. «Образовательные технологии в подготовке специалистов».  Мн., 2003.  С. 23–28.Золоторевич Л.А., Сидоренко О.М., Юхневич Д.И. Компьютерная инженерия в электронике: программная система для проектирования и обучения // Мат. Междунар. науч.-практ. конф. «Образовательные технологии в подготовке специалистов».  Мн., 2003.  С. 23–28.Jenn E., Arlat J., Rimen M. Fault injection into VHDL models: The MEFISTO tool // Proc. 24th symp. on fault tolerant comp. (FTCS-24).  Austin, Texas, USA, 1994.  P. 66–75.Jenn E., Arlat J., Rimen M. Fault injection into VHDL models: The MEFISTO tool // Proc. 24th symp. on fault tolerant comp. (FTCS-24).  Austin, Texas, USA, 1994.  P. 66–75.Sieh V., Tschache O., Balbach F. VERIFY: evaluation of reliability using VHDL-models with embedded fault descriptions // Proc. 27th Int. symp. on fault-tolerant comp. (FTCS-27).  Chicago, 1997.  P. 32–36.Sieh V., Tschache O., Balbach F. VERIFY: evaluation of reliability using VHDL-models with embedded fault descriptions // Proc. 27th Int. symp. on fault-tolerant comp. (FTCS-27).  Chicago, 1997.  P. 32–36.Goswami K.K., Iyer R.K. A simulation-based study of a triple modular redundant system using DEPEND // Proc. of the 5th Int. conference on fault-tolerant computing systems.  Paris, 1991.  P. 300–311.Goswami K.K., Iyer R.K. A simulation-based study of a triple modular redundant system using DEPEND // Proc. of the 5th Int. conference on fault-tolerant computing systems.  Paris, 1991.  P. 300–311.

The authors declare that there are no conflicts of interest present.