informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-722Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNФОРМИРОВАНИЕ АДРЕСНЫХ ПОСЛЕДОВАТЕЛЬНОСТЕЙ С МАКСИМАЛЬНЫМ СРЕДНИМ ХЭММИНГОВЫМ РАССТОЯНИЕМ ДЛЯ МНОГОКРАТНОГО ТЕСТИРОВАНИЯ ОЗУЯрмоликС. В.ЯрмоликВ. Н.Белорусский государственный университет информатики и радиоэлектроникиBelarus20062712201804(12)8896Copyright © Ярмолик С.В., Ярмолик В.Н., 20182018Ярмолик С.В., Ярмолик В.Н.Ярмолик С.В., Ярмолик В.Н.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/722

Рассматриваются методы генерирования адресных последовательностей с максимальным средним Хэмминговым расстоянием между последовательными адресами для многократного тестирования оперативных запоминающих устройств. Приводятся результаты экспериментальных исследований, показывающие эффективность применения последовательностей адресов с различными значениями среднего Хэммингова расстояния.

ReferencesPrice, B. Semiconductor Memories. A Handbook of Design, Manufacturing, and Application / B. Price. – Chichester, UK: John Wiley & Sons, 1996.Price, B. Semiconductor Memories. A Handbook of Design, Manufacturing, and Application / B. Price. – Chichester, UK: John Wiley & Sons, 1996.Chakraborty, K. Fault-Tolerance and Reliability Techniques for High-Density Random-Access Memory / K. Chakraborty, P. Mazumder. – USA: Prentice Hall, 2002.Chakraborty, K. Fault-Tolerance and Reliability Techniques for High-Density Random-Access Memory / K. Chakraborty, P. Mazumder. – USA: Prentice Hall, 2002.Неразрушающее тестирование запоминающих устройств / В.Н. Ярмолик [и др.]. – Минск: Бестпринт, 2005. – 230 с.Неразрушающее тестирование запоминающих устройств / В.Н. Ярмолик [и др.]. – Минск: Бестпринт, 2005. – 230 с.Goor, A.J. van de. Testing Semiconductor Memories, Theory and Practice / A. J. van de Goor. – Chichester, UK: John Wiley & Sons, 1991.Goor, A.J. van de. Testing Semiconductor Memories, Theory and Practice / A. J. van de Goor. – Chichester, UK: John Wiley & Sons, 1991.Cockburn, B. Tutorial on Semiconductor Memory Testing / B. Cockburn // JETTA. – Vol. 5, № 4. – 1994. – P. 321–336.Cockburn, B. Tutorial on Semiconductor Memory Testing / B. Cockburn // JETTA. – Vol. 5, № 4. – 1994. – P. 321–336.Ярмолик, C.В. Обнаружение кодочувствительных неисправностей запоминающихЯрмолик, C.В. Обнаружение кодочувствительных неисправностей запоминающихустройств с многократным использованием маршевых тестов / С.В. Ярмолик, В.Н. Ярмолик // Информатика. – 2006. – № 1. – С. 104–129.устройств с многократным использованием маршевых тестов / С.В. Ярмолик, В.Н. Ярмолик // Информатика. – 2006. – № 1. – С. 104–129.Nicolaidis, M. Theory of Transparent BIST for RAMs / M. Nicolaidis // IEEE Transaction of Computers. – Vol. 45, № 10. – 1996.Nicolaidis, M. Theory of Transparent BIST for RAMs / M. Nicolaidis // IEEE Transaction of Computers. – Vol. 45, № 10. – 1996.Karpovsky, M.G. Transparent Memory Testing for Pattern Sensitive Faults / M.G. Karpovsky, V.N. Yarmolik // IEEE International Test Conference. – US, 1994. – P. 860–869.Karpovsky, M.G. Transparent Memory Testing for Pattern Sensitive Faults / M.G. Karpovsky, V.N. Yarmolik // IEEE International Test Conference. – US, 1994. – P. 860–869.Занкович, А.П. Неразрушающее тестирование ОЗУ на основе анализа симметрии выходных данных / А.П. Занкович, В.Н. Ярмолик // Автоматика и телемеханика. – 2003. – № 9. – С. 141–154.Занкович, А.П. Неразрушающее тестирование ОЗУ на основе анализа симметрии выходных данных / А.П. Занкович, В.Н. Ярмолик // Автоматика и телемеханика. – 2003. – № 9. – С. 141–154.Yarmolik, V.N. Counter sequences for memory test address generation / V.N. Yarmolik, B. Sokol, S.V. Yarmolik // Mixed Design of Integrated Circuits and Systems: proc. 12th International Conference MIXDES 2005. − Krakow, Poland, 2005. − P. 413–418.Yarmolik, V.N. Counter sequences for memory test address generation / V.N. Yarmolik, B. Sokol, S.V. Yarmolik // Mixed Design of Integrated Circuits and Systems: proc. 12th International Conference MIXDES 2005. − Krakow, Poland, 2005. − P. 413–418.Yarmolik, V.N. Detection of Pattern Sensitive Faults by Multiple Transparent March Tests / V.N. Yarmolik, I. Mrozek // Mixed Design of Integrated Circuits and Systems: proc. 10th International Conference MIXDES 2003. − Lodz, Poland, 2003. − P. 542–545.Yarmolik, V.N. Detection of Pattern Sensitive Faults by Multiple Transparent March Tests / V.N. Yarmolik, I. Mrozek // Mixed Design of Integrated Circuits and Systems: proc. 10th International Conference MIXDES 2003. − Lodz, Poland, 2003. − P. 542–545.Savage, C. A survey of combinatorial Gray codes / C. Savage // SIAM Rev. − № 39. − 1997. − P. 605–629.Savage, C. A survey of combinatorial Gray codes / C. Savage // SIAM Rev. − № 39. − 1997. − P. 605–629.Gilbert, E.N. Gray codes and paths on the n-cube / E.N. Gilbert // Bell System Tech. − № 37. − 1958. − P. 815–826.Gilbert, E.N. Gray codes and paths on the n-cube / E.N. Gilbert // Bell System Tech. − № 37. − 1958. − P. 815–826.

The authors declare that there are no conflicts of interest present.