<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE article PUBLIC "-//NLM//DTD JATS (Z39.96) Journal Publishing DTD v1.3 20210610//EN" "JATS-journalpublishing1-3.dtd">
<article article-type="research-article" dtd-version="1.3" xmlns:mml="http://www.w3.org/1998/Math/MathML" xmlns:xlink="http://www.w3.org/1999/xlink" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xml:lang="ru"><front><journal-meta><journal-id journal-id-type="publisher-id">inform</journal-id><journal-title-group><journal-title xml:lang="ru">Информатика</journal-title><trans-title-group xml:lang="en"><trans-title>Informatics</trans-title></trans-title-group></journal-title-group><issn pub-type="ppub">1816-0301</issn><issn pub-type="epub">2617-6963</issn><publisher><publisher-name>UIIP NASB</publisher-name></publisher></journal-meta><article-meta><article-id custom-type="elpub" pub-id-type="custom">inform-696</article-id><article-categories><subj-group subj-group-type="heading"><subject>Research Article</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="ru"><subject>АВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯ</subject></subj-group><subj-group subj-group-type="section-heading" xml:lang="en"><subject>COMPUTER AIDED DESIGN</subject></subj-group></article-categories><title-group><article-title>РЕАЛИЗАЦИЯ НА FPGA МИКРОПРОГРАММНЫХ АВТОМАТОВ МИЛИ, ИНТЕРПРЕТИРУЮЩИХ ВЕРТИКАЛИЗОВАННЫЕ АЛГОРИТМЫ УПРАВЛЕНИЯ</article-title><trans-title-group xml:lang="en"><trans-title></trans-title></trans-title-group></title-group><contrib-group><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Баркалов</surname><given-names>А. А.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Титаренко</surname><given-names>Л. А.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib><contrib contrib-type="author" corresp="yes"><name-alternatives><name name-style="eastern" xml:lang="ru"><surname>Буковец</surname><given-names>А. Ф.</given-names></name></name-alternatives><xref ref-type="aff" rid="aff-1"/></contrib></contrib-group><aff xml:lang="ru" id="aff-1"><institution>Зеленогурский университет</institution><country>Poland</country></aff><pub-date pub-type="collection"><year>2006</year></pub-date><pub-date pub-type="epub"><day>13</day><month>12</month><year>2018</year></pub-date><volume>0</volume><issue>2(10)</issue><fpage>109</fpage><lpage>115</lpage><permissions><copyright-statement>Copyright &amp;#x00A9; Баркалов А.А., Титаренко Л.А., Буковец А.Ф., 2018</copyright-statement><copyright-year>2018</copyright-year><copyright-holder xml:lang="ru">Баркалов А.А., Титаренко Л.А., Буковец А.Ф.</copyright-holder><copyright-holder xml:lang="en">Баркалов А.А., Титаренко Л.А., Буковец А.Ф.</copyright-holder><license xml:lang="ru" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>Данная работа распространяется под лицензией Creative Commons Attribution 4.0.</license-p></license><license xml:lang="en" license-type="creative-commons-attribution" xlink:href="https://creativecommons.org/licenses/by/4.0/" xlink:type="simple"><license-p>This work is licensed under a Creative Commons Attribution 4.0 License.</license-p></license></permissions><self-uri xlink:href="https://inf.grid.by/jour/article/view/696">https://inf.grid.by/jour/article/view/696</self-uri><abstract><p>Предлагаются структуры логической схемы микропрограммного автомата Мили, ориентированные на уменьшение числа LUT-элементов при реализации автомата в базисе FPGA. Методы основываются на вертикализации исходной граф-схемы алгоритма, что позволяет добиться полной совместимости микроопераций и использовать только один дешифратор для реализации системы микроопераций. Предложенный подход является альтернативой метода кодирования полей совместимых микроопераций. Дается сравнительный анализ предложенных структур и определяются области их эффективного применения.</p></abstract></article-meta></front><back><ref-list><title>References</title><ref id="cit1"><label>1</label><citation-alternatives><mixed-citation xml:lang="ru">Баркалов, А.А. Синтез операционных устройств / А.А. Баркалов. – Донецк: РВА ДонНТУ, 2003. – 306 с.</mixed-citation><mixed-citation xml:lang="en">Баркалов, А.А. Синтез операционных устройств / А.А. Баркалов. – Донецк: РВА ДонНТУ, 2003. – 306 с.</mixed-citation></citation-alternatives></ref><ref id="cit2"><label>2</label><citation-alternatives><mixed-citation xml:lang="ru">Gajski, D. Principles of Digital Systems / D. Gajski. – Prentice Hall, NJ, 1997. – 412 p.</mixed-citation><mixed-citation xml:lang="en">Gajski, D. Principles of Digital Systems / D. Gajski. – Prentice Hall, NJ, 1997. – 412 p.</mixed-citation></citation-alternatives></ref><ref id="cit3"><label>3</label><citation-alternatives><mixed-citation xml:lang="ru">Грушвицкий, Р.И. Проектирование систем на микросхемах программируемой логики / Р.И. Грушвицкий, А.Х. Мурсаев, Е.П. Угрюмов. – СПб.: БХВ – Петербург, 2002. – 608 с.</mixed-citation><mixed-citation xml:lang="en">Грушвицкий, Р.И. Проектирование систем на микросхемах программируемой логики / Р.И. Грушвицкий, А.Х. Мурсаев, Е.П. Угрюмов. – СПб.: БХВ – Петербург, 2002. – 608 с.</mixed-citation></citation-alternatives></ref><ref id="cit4"><label>4</label><citation-alternatives><mixed-citation xml:lang="ru">Соловьев, В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем / В.В. Соловьев. – М.: Горячая линия – Телеком, 2001. – 636 с.</mixed-citation><mixed-citation xml:lang="en">Соловьев, В.В. Проектирование цифровых систем на основе программируемых логических интегральных схем / В.В. Соловьев. – М.: Горячая линия – Телеком, 2001. – 636 с.</mixed-citation></citation-alternatives></ref><ref id="cit5"><label>5</label><citation-alternatives><mixed-citation xml:lang="ru">Bursky, D. Embedded Logic and Memory Fund Home in FPGA / D. Bursky // Electronic Design. – 1999. – № 14. – Р. 43–56.</mixed-citation><mixed-citation xml:lang="en">Bursky, D. Embedded Logic and Memory Fund Home in FPGA / D. Bursky // Electronic Design. – 1999. – № 14. – Р. 43–56.</mixed-citation></citation-alternatives></ref><ref id="cit6"><label>6</label><citation-alternatives><mixed-citation xml:lang="ru">De Micheli, G. Synthesis and Optimization of Digital Circuits / G. De Micheli. – McGraw-Hill, NY, 1994. – 574 p.</mixed-citation><mixed-citation xml:lang="en">De Micheli, G. Synthesis and Optimization of Digital Circuits / G. De Micheli. – McGraw-Hill, NY, 1994. – 574 p.</mixed-citation></citation-alternatives></ref><ref id="cit7"><label>7</label><citation-alternatives><mixed-citation xml:lang="ru">Sasao, T. Switching theory for logic synthesis / Т. Sasao. – Boston: Kluwer Academic Publishers, 1999. – 362 p.</mixed-citation><mixed-citation xml:lang="en">Sasao, T. Switching theory for logic synthesis / Т. Sasao. – Boston: Kluwer Academic Publishers, 1999. – 362 p.</mixed-citation></citation-alternatives></ref><ref id="cit8"><label>8</label><citation-alternatives><mixed-citation xml:lang="ru">Баранов, С.И. Цифровые устройства на программруемых БИС с матричной структурой / С.И. Баранов, В.А. Скляров. – М.: Радио и связь, 1986. – 272 с.</mixed-citation><mixed-citation xml:lang="en">Баранов, С.И. Цифровые устройства на программруемых БИС с матричной структурой / С.И. Баранов, В.А. Скляров. – М.: Радио и связь, 1986. – 272 с.</mixed-citation></citation-alternatives></ref></ref-list><fn-group><fn fn-type="conflict"><p>The authors declare that there are no conflicts of interest present.</p></fn></fn-group></back></article>
