informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-534Research ArticleПАРАЛЛЕЛЬНЫЕ АРХИТЕКТУРЫ И ВЫЧИСЛЕНИЯPARALLEL ARCHITECTURES AND COMPUTINGМЕТОД БЛОЧНО-СТРУКТУРНОГО СИНТЕЗА ВЫЧИСЛИТЕЛЬНЫХ УСТРОЙСТВ МОДУЛЯРНОЙ АРИФМЕТИКИСупрунВ. П.ГородецкийД. А.Белорусский государственный университетBelarus20092410201804(24)7480Copyright © Супрун В.П., Городецкий Д.А., 20182018Супрун В.П., Городецкий Д.А.Супрун В.П., Городецкий Д.А.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/534

Рассматривается задача логического проектирования вычислительных устройств модулярной арифметики. Предлагается метод блочно-структурного синтеза, применение которого позволяет получать логические схемы устройств, превосходящие существующие аналоги по сложности (числу входов логических элементов), по быстродействию и (или) числу внешних выводов. Использование метода приводится для случая представления входных и выходных данных в унитарных кодах.

ReferencesТоргашев, В.А. Система остаточных классов и надежность ЦВМ / В.А. Торгашев. – М. : Сов. радио, 1973. – 120 с.Торгашев, В.А. Система остаточных классов и надежность ЦВМ / В.А. Торгашев. – М. : Сов. радио, 1973. – 120 с.Долгов, А.И. Диагностика устройств, функционирующих в системе остаточных классов / А.И. Долгов. – М. : Радио и связь, 1982. – 64 с.Долгов, А.И. Диагностика устройств, функционирующих в системе остаточных классов / А.И. Долгов. – М. : Радио и связь, 1982. – 64 с.Модулярные параллельные вычислительные структуры нейропроцессорных систем / Н.И. Червяков [и др.]. – М. : Физматлит, 2003. – 288 с.Модулярные параллельные вычислительные структуры нейропроцессорных систем / Н.И. Червяков [и др.]. – М. : Физматлит, 2003. – 288 с.Коляда, А.А. Модулярные структуры конвейерной обработки информации / А.А. Коляда, И.Т. Пак. – Минск : Университетское, 1992. – 256 с.Коляда, А.А. Модулярные структуры конвейерной обработки информации / А.А. Коляда, И.Т. Пак. – Минск : Университетское, 1992. – 256 с.Сумматор унитарных кодов по модулю три : пат. 3270 Респ. Беларусь, МПК G 06 F 7/49 / В.П. Супрун ; опубл. 30.03.00 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2000. – № 1. – С. 187.Сумматор унитарных кодов по модулю три : пат. 3270 Респ. Беларусь, МПК G 06 F 7/49 / В.П. Супрун ; опубл. 30.03.00 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2000. – № 1. – С. 187.Устройство для умножения N чисел в унитарных кодах по модулю три : пат. 6586 Респ. Беларусь, МПК G 06 F 7/49 / В.П. Супрун, А.М. Седун ; опубл. 30.12.04 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2004. – № 4. – С. 194.Устройство для умножения N чисел в унитарных кодах по модулю три : пат. 6586 Респ. Беларусь, МПК G 06 F 7/49 / В.П. Супрун, А.М. Седун ; опубл. 30.12.04 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2004. – № 4. – С. 194.Вычислительное устройство унитарных кодов по модулю три : пат. 9341 Респ. Беларусь, МПК G 06 F 7/38, 7/48 / В.П. Супрун, Д.А. Городецкий ; опубл. 30.06.07 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2007. – № 3. – С. 141.Вычислительное устройство унитарных кодов по модулю три : пат. 9341 Респ. Беларусь, МПК G 06 F 7/38, 7/48 / В.П. Супрун, Д.А. Городецкий ; опубл. 30.06.07 // Афiцыйны бюл. / Нац. цэнтр iнтэллектуал. уласнасцi. – 2007. – № 3. – С. 141.Городецкий, Д.А. Вычислительные устройства унитарных кодов по модулю три с минимальным числом внешних выводов / Д.А. Городецкий, А.М. Седун, В.П. Супрун // Материалы 4-й Междунар. науч.-техн. конф. «Проблемы проектирования и производства радиоэлектронных средств». – Новополоцк, 2006. – Т. 2. – С. 34–38.Городецкий, Д.А. Вычислительные устройства унитарных кодов по модулю три с минимальным числом внешних выводов / Д.А. Городецкий, А.М. Седун, В.П. Супрун // Материалы 4-й Междунар. науч.-техн. конф. «Проблемы проектирования и производства радиоэлектронных средств». – Новополоцк, 2006. – Т. 2. – С. 34–38.

The authors declare that there are no conflicts of interest present.