informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-446Research ArticleИНФОРМАЦИОННЫЕ ТЕХНОЛОГИИINFORMATION TECHNOLOGYОЦЕНКА ЭНЕРГОПОТРЕБЛЕНИЯ ПРИ ОПТИМИЗАЦИИ ДВУХУРОВНЕВЫХ КМОП-СХЕМЧеремисиноваЛ. Д.Объединенный институт проблем информатики НАН БеларусиBelarus20101007201802(26)105115Copyright © Черемисинова Л.Д., 20182018Черемисинова Л.Д.Черемисинова Л.Д.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/446

Анализируются критерии оценки энергопотребления синхронных двухуровневых И-ИЛИ-схем,реализуемых по КМОП-технологии, на этапе логического синтеза. Рассматриваются подходы, позволяющие дать сравнительные прогнозные оценки вариантов оптимизации схем по критерию энергопотребления. При минимизации энергопотребления на логическом уровне предполагается, что схемотехнические решения оптимизируемой схемы, такие, как частота синхронизации и напряжение питания и земли, фиксированы.

ReferencesРабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования / Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : Издательский дом «Вильямс», 2007. – 912 с.Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andBenini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andVerification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.Verification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-маркет, 2002. – 544 с.маркет, 2002. – 544 с.Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y. : John WileyRoy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y. : John Wileyand Sons Inc., 2000. – 376 p.and Sons Inc., 2000. – 376 p.Bellaouar, A.B. Low-Power Digital VLSI Design Circuits and Systems / A.B. Bellaouar,Bellaouar, A.B. Low-Power Digital VLSI Design Circuits and Systems / A.B. Bellaouar,M.I. Elmasry, J. Allen. – USA, Norwell : Kluwer Academic Publishers, 1995. – 530 с.M.I. Elmasry, J. Allen. – USA, Norwell : Kluwer Academic Publishers, 1995. – 530 с.Najm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEENajm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEETrans. on VLSI. – 1994. – № 12. – P. 446–455.Trans. on VLSI. – 1994. – № 12. – P. 446–455.Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,Benini, L. Analysis of hazard contribution to power dissipation in CMOS IC’s / L. Benini,M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design, April 1994. – Napa, CA, 1994. – P. 27–32.M. Favalli, B. Riscco // Proc. of the 1994 Intern. Workshop on Low Power Design, April 1994. – Napa, CA, 1994. – P. 27–32.Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] // Proc. of European Design Automation Conf., Febr. 1993. – Paris, France, 1993. – P. 341–346.Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] // Proc. of European Design Automation Conf., Febr. 1993. – Paris, France, 1993. – P. 341–346.Cirit, M.A. Estimating dynamic power consumption of CMOS circuits / M.A. Cirit // IEEECirit, M.A. Estimating dynamic power consumption of CMOS circuits / M.A. Cirit // IEEEIntern. Conf. on Computer-Aided Design, November 1987. – Santa Clara, CA, 1987. – P. 534–537.Intern. Conf. on Computer-Aided Design, November 1987. – Santa Clara, CA, 1987. – P. 534–537.Najm, F.N. Transition density: A new measure of activity of digital circuits / F.N. Najm //Najm, F.N. Transition density: A new measure of activity of digital circuits / F.N. Najm //IEEE Trans. on Computer-Aided Design of Integr. Circuit and Systems. – 1993. – Vol. 12, № 2. – P. 310–323.IEEE Trans. on Computer-Aided Design of Integr. Circuit and Systems. – 1993. – Vol. 12, № 2. – P. 310–323.Gupta, S. Power Modeling for High Level Power Estimation / S. Gupta, F.N. Najm // IEEEGupta, S. Power Modeling for High Level Power Estimation / S. Gupta, F.N. Najm // IEEETransactions on VLSI Systems. – 2000. – Vol. 8, № 1. – P. 18–29.Transactions on VLSI Systems. – 2000. – Vol. 8, № 1. – P. 18–29.Nemani, M. Towards a high-level power estimation capability / M. Nemani, F. Najm //Nemani, M. Towards a high-level power estimation capability / M. Nemani, F. Najm //IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems. – 1996. – Vol. 15, № 6. – P. 588–598.IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems. – 1996. – Vol. 15, № 6. – P. 588–598.Мурашко, И.А. Методы оценки рассеиваемой мощности в цифровых КМОП-схемах /Мурашко, И.А. Методы оценки рассеиваемой мощности в цифровых КМОП-схемах /И.А. Мурашко // Доклады БГУИР. – 2007. – № 1 (17). – С. 100–108.И.А. Мурашко // Доклады БГУИР. – 2007. – № 1 (17). – С. 100–108.Мурашко, И.А. Методы минимизации энергопотребления при самотестированииМурашко, И.А. Методы минимизации энергопотребления при самотестированиицифровых устройств / И.А. Мурашко, В.Н. Ярмолик. – Минск, 2004. – 198 с.цифровых устройств / И.А. Мурашко, В.Н. Ярмолик. – Минск, 2004. – 198 с.

The authors declare that there are no conflicts of interest present.