informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-399Research ArticleМАТЕМАТИЧЕСКОЕ МОДЕЛИРОВАНИЕMATHEMATICAL MODELINGСИНТЕЗ КОМБИНАЦИОННЫХ КМОП-СХЕМ С УЧЕТОМ ЭНЕРГОПОТРЕБЛЕНИЯЧеремисиноваЛ. Д.Объединенный институт проблем информатики НАН БеларусиBelarus20102804201804(28)112122Copyright © Черемисинова Л.Д., 20182018Черемисинова Л.Д.Черемисинова Л.Д.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/399

Обосновывается подход к логическому синтезу в базисе библиотечных элементов сверхбольших интегральных схем, выполненных по КМОП-технологии, который позволяет минимизировать площадь и среднее значение рассеиваемой мощности КМОП-микросхемы при ее реализации на кристалле. Рассматривается случай синтеза комбинационных КМОП-схем, когда основные схемотехнические решения, такие, как частота синхронизации и напряжение питания, фиксированы и оценка энергопотребления в процессе синтеза схем производится на основе статического метода, основанного на вероятностных характеристиках входных сигналов. Обосновывается целесообразность использования элементного базиса, технологически обусловленного целевой КМОП-библиотекой, на этапе технологически независимой оптимизации и синтеза.

ReferencesРабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования /Рабаи, Ж.М. Цифровые интегральные схемы. Методология проектирования /Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : ООО «И.Д. Вильямс», 2007. – 912 с.Ж.М. Рабаи, А. Чандракасан, Б. Николич. – М. : ООО «И.Д. Вильямс», 2007. – 912 с.Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-Уэйкерли, Дж. Проектирование цифровых устройств. Т. 1 / Дж. Уэйкерли. – М. : Пост-маркет, 2002. – 544 с.маркет, 2002. – 544 с.Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andBenini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis andVerification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.Verification ; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //Pedram, M. Power Minimization in IC Design: Principles and Applications / M. Pedram //ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.ACM Transactions Design Automation Electronic Systems. – 1996. – Vol. 1. – P. 3–56.Roy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y. : John WileyRoy, K. Low Power CMOS VLSI Circuit Design / K. Roy, S.C. Prasad. – N. Y. : John Wileyand Sons Inc., 2000. – 376 p.and Sons Inc., 2000. – 376 p.Bellaouar, A.B. Low-Power Digital VLSI Design: Circuits and Systems / A.B. Bellaouar,Bellaouar, A.B. Low-Power Digital VLSI Design: Circuits and Systems / A.B. Bellaouar,M.I. Elmasry, J. Allen. – USA, Norwell : Kluwer Academic Publishers, Fourth Printing, 1999. – 530 p.M.I. Elmasry, J. Allen. – USA, Norwell : Kluwer Academic Publishers, Fourth Printing, 1999. – 530 p.Najm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEENajm, F.N. A survey of Power Estimation Techniques in VLSI Circuits / F.N. Najm // IEEETrans. on VLSI. – 1994. – № 12. – P. 446–455.Trans. on VLSI. – 1994. – № 12. – P. 446–455.Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] //Simulation and reduction of CMOS power dissipation at logic level / F. Dresig [et al.] //European Design Automation Conf. – Paris, France, 1993. – P. 341–346.European Design Automation Conf. – Paris, France, 1993. – P. 341–346.Черемисинова, Л.Д. Синтез и оптимизация комбинационных структур СБИС / Л.Д. Че-Черемисинова, Л.Д. Синтез и оптимизация комбинационных структур СБИС / Л.Д. Че-ремисинова – Минск : ОИПИ НАН Беларуси, 2005. – 236 с.ремисинова – Минск : ОИПИ НАН Беларуси, 2005. – 236 с.BooleDozer: Logic synthesis for ASICs / L. Stok [et al.] // IBM J. Res. and Dev. – 1996. –BooleDozer: Logic synthesis for ASICs / L. Stok [et al.] // IBM J. Res. and Dev. – 1996. –Vol. 40, № 4. – P. 407–430.Vol. 40, № 4. – P. 407–430.Брейтон, Р.К. Синтез многоуровневых комбинационных логических схем / Р.К. Брейтон, Г.Д. Хэчтел, А.Л. Санджованни-Винчентелли // ТИИЭР. – 1990. – Т. 78, № 2. – С. 38–83.Брейтон, Р.К. Синтез многоуровневых комбинационных логических схем / Р.К. Брейтон, Г.Д. Хэчтел, А.Л. Санджованни-Винчентелли // ТИИЭР. – 1990. – Т. 78, № 2. – С. 38–83.Лукошко, Г. КМОП базовые матричные кристаллы серии К1574 / Г. Лукошко,Лукошко, Г. КМОП базовые матричные кристаллы серии К1574 / Г. Лукошко,Е. Коннов // Радиолюбитель. – 1997. – № 9. – С. 39–40.Е. Коннов // Радиолюбитель. – 1997. – № 9. – С. 39–40.Торопов, Н.Р. Минимизация системы булевых функций с поляризацией их значений / Н.Р. Торопов // Автоматизация проектирования дискретных систем : материалы Четвертой Междунар. конф. CAD DD’2001. – Минск : Ин-т техн. кибернетики НАН Беларуси, 2001. – С. 92–104.Торопов, Н.Р. Минимизация системы булевых функций с поляризацией их значений / Н.Р. Торопов // Автоматизация проектирования дискретных систем : материалы Четвертой Междунар. конф. CAD DD’2001. – Минск : Ин-т техн. кибернетики НАН Беларуси, 2001. – С. 92–104.Мурашко, И.А. Проектирование цифровых устройств с пониженным энергопотреблением / И.А. Мурашко // Информационные системы и технологии (IST’2009) : материалы V Междунар. конф.-форума. Минск, 16–17 ноября 2009. – Ч. 2. – Минск : А.Н. Вараксин, 2009. – С. 217–218.Мурашко, И.А. Проектирование цифровых устройств с пониженным энергопотреблением / И.А. Мурашко // Информационные системы и технологии (IST’2009) : материалы V Междунар. конф.-форума. Минск, 16–17 ноября 2009. – Ч. 2. – Минск : А.Н. Вараксин, 2009. – С. 217–218.

The authors declare that there are no conflicts of interest present.