informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-297Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNФУНКЦИОНАЛЬНЫЕ VHDL-МОДЕЛИ ЭЛЕМЕНТОВ FPGA СЕМЕЙСТВА SPARTAN 3 ДЛЯ КОНВЕРТАЦИИ ПРОЕКТОВ ЦИФРОВЫХ СИСТЕМ В ЗАКАЗНЫЕ СБИСБибилоП. Н.СоловьевА. Л.

 

Объединенный институт проблем информатики НАН БеларусиBelarus20121903201802(34)6978Copyright © Бибило П.Н., Соловьев А.Л., 20182018Бибило П.Н., Соловьев А.Л.Бибило П.Н., Соловьев А.Л.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/297

На основе анализа структуры микросхемы FPGA xc3s1000-4ft256 и экспериментального изучения функций элементов предлагаются синтезируемые VHDL-модели тех логических элементов, которые входят в конфигурируемые логические блоки FPGA семейства Spartan 3. Необходимость в таких моделях возникает при конвертации реализованных на FPGA проектов цифровых систем в проекты, пригодные для синтеза в библиотеках проектирования заказных СБИС

ReferencesБибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL.Бибило, П.Н. Cистемы проектирования интегральных схем на основе языка VHDL.StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. – М. : СОЛОН-Пресс, 2005. – 384 с.StateCAD, ModelSim, LeonardoSpectrum / П.Н. Бибило. – М. : СОЛОН-Пресс, 2005. – 384 с.Зотов, Ю.В. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX вЗотов, Ю.В. Проектирование цифровых устройств на основе ПЛИС фирмы XILINX вСАПР WebPack ISE / Ю.В. Зотов. – М. : Горячая линия – Телеком, 2003. – 624 с.САПР WebPack ISE / Ю.В. Зотов. – М. : Горячая линия – Телеком, 2003. – 624 с.An XDL-based busmacro generator for customizable communication interfaces for dynamically and partially reconfigurable systems / C. Claus [et al.] // Field Programmable Logic and Applications (FPL2010) : 20th Intern. Conf. – Milano, 2010.An XDL-based busmacro generator for customizable communication interfaces for dynamically and partially reconfigurable systems / C. Claus [et al.] // Field Programmable Logic and Applications (FPL2010) : 20th Intern. Conf. – Milano, 2010.Кузелин, О.М. Современные семейства ПЛИС фирмы Xilinx : cправочное пособие /Кузелин, О.М. Современные семейства ПЛИС фирмы Xilinx : cправочное пособие /О.М. Кузелин, Д.А. Кнышев, Ю.В. Зотов. – М. : Горячая линия – Телеком, 2004. – 440 с.О.М. Кузелин, Д.А. Кнышев, Ю.В. Зотов. – М. : Горячая линия – Телеком, 2004. – 440 с.Spartan-3 Libraries Guide for HDL Designs [Electronic resource]. – Mode of access :Spartan-3 Libraries Guide for HDL Designs [Electronic resource]. – Mode of access :http://www.xilinx.com/itp/xilinx10/books/docs/spartan3_hdl/spartan3_hdl.pdf. – Date of access : 26.03.2012.http://www.xilinx.com/itp/xilinx10/books/docs/spartan3_hdl/spartan3_hdl.pdf. – Date of access : 26.03.2012.Бибило, П.Н. О несинтезируемых конструкциях языка VHDL / П.Н. Бибило // Совре-Бибило, П.Н. О несинтезируемых конструкциях языка VHDL / П.Н. Бибило // Совре-менная электроника. – 2008. – № 5. – С. 68–71.менная электроника. – 2008. – № 5. – С. 68–71.Using Look-Up Tables as Shift Registers (SRL16) in Spartan-3 Generation FPGAs [ElectronicUsing Look-Up Tables as Shift Registers (SRL16) in Spartan-3 Generation FPGAs [Electronicresource]. – Mode of access : http://www.xilinx.com/support/documentation/application_notes/resource]. – Mode of access : http://www.xilinx.com/support/documentation/application_notes/xapp465.pdf. – Date of access : 26.03.2012.xapp465.pdf. – Date of access : 26.03.2012.Лохов, А. Обзор средств функциональной верификации компании Mentor Graphics /Лохов, А. Обзор средств функциональной верификации компании Mentor Graphics /А. Лохов // Современная электроника. – 2005. – № 5. – С. 50–54.А. Лохов // Современная электроника. – 2005. – № 5. – С. 50–54.

The authors declare that there are no conflicts of interest present.