informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-244Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNПОСТРОЕНИЕ ТЕСТОВ ПОЛНОГО ПЕРЕБОРА ДЛЯ ОЦЕНКИ ЭНЕРГОПОТРЕБЛЕНИЯ ПОСЛЕДОВАТЕЛЬНОСТНЫХ СХЕМTESTS GENERATION FOR POWER CONSUMPTION ESTIMATION OF SEQUENTIAL CIRCUITSЧеремисиноваЛ. Д.CheremisinovaL. D.kir@newman.bas-net.byОбъединенный институт проблем информатики НАН БеларусиUnited Institute of Informatics Problems, National Academy of Sciences of Belarus20171212201704(56)104110Copyright © Черемисинова Л.Д., 20172017Черемисинова Л.Д.Cheremisinova L.D.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/244

Рассматривается задача оценки мощности, потребляемой КМОП-схемой, путем ее моделирования на тестовой последовательности входных воздействий. Предлагается метод построения тестовых последовательностей полного перебора на основе автоматного описания последовательностных схем. Метод основан на обходе дуг реберного орграфа, соответствующего графу переходов конечного автомата, задающего последовательностную схему.

The article reflects the problem of the average power estimation which is consumed by a CMOS circuit by means of its simulation on the test sequence of input actions. The method of forming test sequences of complete enumeration for sequential circuits is offered. The method is based on arcs traversal of the line digraph corresponding to the state transition graph of finite state machine representing the sequential circuit.

ReferencesKuroda, T. Low-power high-speed CMOS VLSI design / T. Kuroda // Proc. of IEEE Intern. Conf. on Computer Design. – Los Alamitos, California, 2002. – Р. 310–315.Kuroda, T. Low-power high-speed CMOS VLSI design / T. Kuroda // Proc. of IEEE Intern. Conf. on Computer Design. – Los Alamitos, California, 2002. – Р. 310–315.Zimmermann, R. Low-power logic styles: CMOS versus pass-transistor logic / R. Zimmermann, W. Fichtner // IEEE J. of Solid-State Circuits. – 1997. – Vol. 32(7), no. 7. – Р. 1079–1090.Zimmermann, R. Low-power logic styles: CMOS versus pass-transistor logic / R. Zimmermann, W. Fichtner // IEEE J. of Solid-State Circuits. – 1997. – Vol. 32(7), no. 7. – Р. 1079–1090.Chandrakasan, A.P. Low-power CMOS digital design / A.P. Chandrakasan, S. Sheng, R.W. Broderson // IEEE J. of Solid-State Circuits. – 1992. – Vol. 27(4), no. 4. – Р. 473–484.Chandrakasan, A.P. Low-power CMOS digital design / A.P. Chandrakasan, S. Sheng, R.W. Broderson // IEEE J. of Solid-State Circuits. – 1992. – Vol. 27(4), no. 4. – Р. 473–484.Estimation of average switching activity in combinational and sequential circuits / A. Ghosh [et al.] // 29th ACM/IEEE Design Automation Conference. – Aneheim, CA, 1992. – P. 253–259.Estimation of average switching activity in combinational and sequential circuits / A. Ghosh [et al.] // 29th ACM/IEEE Design Automation Conference. – Aneheim, CA, 1992. – P. 253–259.Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis and Verification; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.Benini, L. Logic Synthesis for Low Power / L. Benini, G. De Micheli // Logic Synthesis and Verification; eds. S. Hassoun, T. Sasao, R.K. Brayton. – Boston, Dardrecht, London : Kluwer Academic Publishers, 2002. – P. 197–223.BPNN Based Power Estimation of Sequential Circuits / S.A.K. Arasu [et al.] // Intern. J. of Advanced Research in Computer Science and Software Engineering. – 2013. – Vol. 3, no. 11. – P. 256–260.BPNN Based Power Estimation of Sequential Circuits / S.A.K. Arasu [et al.] // Intern. J. of Advanced Research in Computer Science and Software Engineering. – 2013. – Vol. 3, no. 11. – P. 256–260.Bushnell, M.L. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits / M.L. Bushnell, V.D. Agrawal. – Kluwer Academic Publishers, 2002. – 128 р.Bushnell, M.L. Essentials of electronic testing for digital, memory and mixed-signal VLSI circuits / M.L. Bushnell, V.D. Agrawal. – Kluwer Academic Publishers, 2002. – 128 р.Бибило, П.Н. Оценка энергопотребления логических КМОП-схем по их переключательной активности / П.Н. Бибило, Н.А. Кириенко // Микроэлектроника. – 2011. – Т. 40, № 6. – С. 1–14.Бибило, П.Н. Оценка энергопотребления логических КМОП-схем по их переключательной активности / П.Н. Бибило, Н.А. Кириенко // Микроэлектроника. – 2011. – Т. 40, № 6. – С. 1–14.Закревский, А.Д. Минимизация перебора ориентированных пар / А.Д. Закревский // Танаевские чтения : докл. Четвертой Междунар. науч. конф., Минск, 29–30 марта 2010 г. – Минск : ОИПИ НАН Беларуси, 2010. – С. 58–62.Закревский, А.Д. Минимизация перебора ориентированных пар / А.Д. Закревский // Танаевские чтения : докл. Четвертой Междунар. науч. конф., Минск, 29–30 марта 2010 г. – Минск : ОИПИ НАН Беларуси, 2010. – С. 58–62.Кристофидес, Н. Теория графов. Алгоритмический подход / Н. Кристофидес. – М. : Мир, 1978.Кристофидес, Н. Теория графов. Алгоритмический подход / Н. Кристофидес. – М. : Мир, 1978.Харари, Ф. Теория графов / Ф. Харари ; пер. с англ. – М. : Едиториал УРСС, 2003. – 296 с.Харари, Ф. Теория графов / Ф. Харари ; пер. с англ. – М. : Едиториал УРСС, 2003. – 296 с.Bodin, L. A Model for Municipal Street Sweeping Operations / L. Bodin // Discrete and System Models (Modules in Applied Mathematics). – 1983. – Vol. 3. – P. 76–111.Bodin, L. A Model for Municipal Street Sweeping Operations / L. Bodin // Discrete and System Models (Modules in Applied Mathematics). – 1983. – Vol. 3. – P. 76–111.

The authors declare that there are no conflicts of interest present.