informИнформатикаInformatics1816-03012617-6963UIIP NASBinform-23Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNПРИМЕНЕНИЕ ОЦЕНОК СЛОЖНОСТИ ДИАГРАММ ДВОИЧНОГО ВЫБОРА ПРИ СИНТЕЗЕ ЛОГИЧЕСКИХ СХЕМEMPLOYING COMPLEXITY ESTIMATES OF BINARY DECISION DIAGRAMS IN THE SYNTHESIS OF LOGICAL CIRCUITSАвдеевН. А.AvdeevN. A.БибилоП. Н.BibiloP. N.bibilo@newman.bas-net.byОбъединенный институт проблем информатики НАН БеларусиBelarus201527092016028593Copyright © Авдеев Н.А., Бибило П.Н., 20162016Авдеев Н.А., Бибило П.Н.Avdeev N.A., Bibilo P.N.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/23

Предлагается формула для оценки площади логической схемы, построенной в заданной библиотеке логических элементов по BDD-представлению (диаграмме двоичного выбора) системы булевых функций. Описываются результаты синтеза комбинационных логических схем по минимизированным BDD-представлениям в библиотеке проектирования заказных КМОП СБИС.

A formula is suggested to evaluate the area of a logical circuit that is built in a given library of logical elements according to the BDD (Binary Decision Diagram) representation of a system of Boolean functions. The experimental results of synthesis of combinational logical circuits from the minimized BDD representations in the design library of custom CMOS VLSI circuits are described.

ReferencesMeinel, C. Algorithms and Data Structures in VLSI Design: OBDD – Foundations and Applications / C. Meinel, T. Theobald. – Berlin, Heidelberg : Springer-Verlag, 1998. – 267 p.Meinel, C. Algorithms and Data Structures in VLSI Design: OBDD – Foundations and Applications / C. Meinel, T. Theobald. – Berlin, Heidelberg : Springer-Verlag, 1998. – 267 p.Бибило, П.Н. Алгоритм построения диаграммы двоичного выбора для системы полностью определенных булевых функций / П.Н. Бибило, П.В. Леончик // Управляющие системы и машины. – 2009. – № 6. – С. 42–49.Бибило, П.Н. Алгоритм построения диаграммы двоичного выбора для системы полностью определенных булевых функций / П.Н. Бибило, П.В. Леончик // Управляющие системы и машины. – 2009. – № 6. – С. 42–49.Бибило, П.Н. Логическое проектирование дискретных устройств с использованием продукционно-фреймовой модели представления знаний / П.Н. Бибило, В.И. Романов. – Минск : Беларус. навука, 2011. – 279 с.Бибило, П.Н. Логическое проектирование дискретных устройств с использованием продукционно-фреймовой модели представления знаний / П.Н. Бибило, В.И. Романов. – Минск : Беларус. навука, 2011. – 279 с.Кнут, Д.Э. Искусство программирования / Д.Э. Кнут. – М. : Вильямс, 2013. – Т. 4, А : Комбинаторные алгоритмы, ч. 1. – 960 с.Кнут, Д.Э. Искусство программирования / Д.Э. Кнут. – М. : Вильямс, 2013. – Т. 4, А : Комбинаторные алгоритмы, ч. 1. – 960 с.Ishiura, N. Minimization of Binary Decision Diagrams Based on Exchanges of Variables / N. Ishiura, H. Sawada, S. Yajima // IEEE Intern. Conf. Computer-Aided Design (ICCAD–1991). – USA, 1991. – P. 472–475.Ishiura, N. Minimization of Binary Decision Diagrams Based on Exchanges of Variables / N. Ishiura, H. Sawada, S. Yajima // IEEE Intern. Conf. Computer-Aided Design (ICCAD–1991). – USA, 1991. – P. 472–475.Raseen, M. An efficient estimation of the ROBDDs complexity / M. Raseen, P.W. Chandana Prasad, A. Assi // Integration, the VLSI Journal. – 2006. – Vol. 39, № 3. – P. 211–228.Raseen, M. An efficient estimation of the ROBDDs complexity / M. Raseen, P.W. Chandana Prasad, A. Assi // Integration, the VLSI Journal. – 2006. – Vol. 39, № 3. – P. 211–228.Бибило, П.Н. Оценка энергопотребления логических КМОП-схем по их переключательной активности / П.Н. Бибило, Н.А. Кириенко // Микроэлектроника. – 2012. – № 1. – C. 65 – 77.Бибило, П.Н. Оценка энергопотребления логических КМОП-схем по их переключательной активности / П.Н. Бибило, Н.А. Кириенко // Микроэлектроника. – 2012. – № 1. – C. 65 – 77.Espresso examples [Electronic resource]. – Mode of access : http://www1.cs.columbia.edu/~ cs6861/sis/espresso-examples/ex. – Date of access : 25.03.2015.Espresso examples [Electronic resource]. – Mode of access : http://www1.cs.columbia.edu/~ cs6861/sis/espresso-examples/ex. – Date of access : 25.03.2015.Поляков, А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков. – М. : СОЛОН-Пресс, 2003. – 320 с.Поляков, А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков. – М. : СОЛОН-Пресс, 2003. – 320 с.

The authors declare that there are no conflicts of interest present.