informИнформатикаInformatics1816-03012617-6963UIIP NASB10.37661/1816-0301-2023-20-4-24-37inform-1258Research ArticleЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕLOGICAL DESIGNМоделирование дискретных управляющих систем с параллелизмом поведенияSimulation of discrete control systems with parallelism of behaviorЧеремисиновД. И.CheremisinovD. I.

Черемисинов Дмитрий Иванович, кандидат технических наук, доцент, ведущий научный сотрудник

ул. Сурганова, 6, Минск, 220012

Dmitry  I.  Cheremisinov,  Ph.  D.  (Eng.),  Assoc. Prof., Leading Researcher

st. Surganova, 6, Minsk, 220012

cher@newman.bas-net.byЧеремисиноваЛ. Д.CheremisinovaL. D.

Черемисинова Людмила Дмитриевна, доктор технических наук, профессор, главный научный сотрудник

ул. Сурганова, 6, Минск, 220012

Ljudmila D. Cheremisinova, D. Sc. (Eng.), Prof., Chief Researcher

st. Surganova, 6, Minsk, 220012

cld@newman.bas-net.byОбъединенный институт проблем информатики Национальной академии наук БеларусиThe United Institute of Informatics Problems of the National Academy of Sciences of Belarus2023291220232042437Copyright © Черемисинов Д.И., Черемисинова Л.Д., 20232023Черемисинов Д.И., Черемисинова Л.Д.Cheremisinov D.I., Cheremisinova L.D.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/1258Цели

Цели. Рассматривается задача функциональной верификации устройств управления относительно спецификации на их проектирование. При решении задач реализации и тестирования дискретных систем приходится иметь дело с наличием параллелизма в поведении взаимодействующих объектов управления, что отображается также и в задании на проектирование устройств управления ими. Цель исследования заключается в разработке метода имитационного моделирования описаний дискретных систем, который позволяет динамически тестировать поведение таких систем на области, ограниченной их возможным функционированием.

Методы

Методы. В работе рассматривается класс систем управления с параллелизмом происходящих в них процессов, позволяющим линеаризовать их выполнение. Для задания спецификации таких систем управления предлагается использовать язык ПРАЛУ параллельных алгоритмов управления, в основе которого лежат сети Петри и который позволяет упорядочивать во времени события, происходящие в процессе работы устройства. Предлагается объектно-ориентированный подход к моделированию описания алгоритма управления на уровне транзакций. Для этого разработана модель TLM (Transaction-Level Modeling) описаний на языке ПРАЛУ устройств с параллелизмом поведения. Модель уровня транзакций описывает систему набором взаимодействующих процессов, которые выполняются параллельно и определяют ее поведение во времени.

Результаты

Результаты. Определены ключевые понятия модели TLM для моделирования описаний алгоритмов управления на языке ПРАЛУ: структура данных, транзакции, процессы и барьерной механизм синхронизации параллельно выполняющихся процессов. Предложен метод преобразования описания алгоритма на языке ПРАЛУ в модель TLM, который основан на представлении операций языка в виде композиций элементарных операций, выполняющихся последовательно. Набор таких операций составляет базис алгоритмического разложения параллельного алгоритма на языке ПРАЛУ в программу на промежуточном языке, которая выполняется строго последовательно. Разработаны трансляторы этой программы на языки Verilog и C, результаты их компиляции представляют симуляторы поведения системы управления.

Заключение

Заключение. Предложенный метод имитационного моделирования может быть использован при создании испытательного стенда для функциональной верификации схемной реализации устройств управления с параллелизмом поведения. При этом тестовые последовательности для верификации схемной реализации могут генерироваться динамически – в процессе моделирования описания алгоритма на языке ПРАЛУ непосредственно устройства управления или системы, включающей алгоритм управления и алгоритмы поведения управляемых объектов.

Objectives

Objectives. The problem of functional verification of control devices with respect to their design specification is considered. When solving the problems of implementing and testing of discrete systems, one has to deal with the presence of parallelism in the behavior of interacting control objects, which is also displayed in the assignment for designing control systems. The aim of the work is to develop a method for simulating descriptions of such systems, which allows their behavior testing dynamically on the area limited by their possible functioning.

Methods

Methods. The paper considers a class of control systems with parallelism of the processes occurring in them, which permits linearization of their execution. To specify the behavior of such control systems, it is proposed to use the PRALU language of parallel control algorithms, which is based on Petri nets and which allows to order events occurring during the device operation. An object-oriented approach to simulation of the description of the control algorithm at the transaction level is proposed. For this purpose, a TLM (Transaction-Level Modeling) model has been developed for describing the devices with behavior parallelism in PRALU language. The transaction level model describes a system as a set of interacting processes that run in parallel and determine the behavior of the system over time.

Results

Results. The key concepts of the TLM model for simulating the descriptions of control algorithms in the PRALU language are defined: data structure, transactions, processes, and a barrier mechanism for synchronization of parallel processes. A method is proposed for transforming the description of an algorithm in the language into a TLM model, which is based on the representation of language operations as compositions of elementary operations that are performed sequentially. The set of these operations forms the basis for the algorithmic decomposition of a parallel algorithm in PRALU language into intermediate language program that is executed strictly sequentially. Translators of this program into the Verilog and C languages have been developed, the results of their compilation are simulators of the behavior of control system.

Conclusion

Conclusion. The proposed simulation method can be used to create a test bench for functional verification of the circuit implementation of control devices with behavior parallelism. In this case, test sequences for verifying the circuit implementation can be generated dynamically – in the process of simulating the description of the algorithm in the PRALU language directly the control device or system, which include the control algorithm and the algorithms of controlled objects behavior.

параллельный алгоритмустройство управленияимитационное моделированиефункциональная верификациямодель TLMязык ПРАЛУconcurrent algorithmcontrol devicesimulationfunctional verificationTLM modelPRALU languageReferencesСлинкин, Д. И. Анализ современных методов тестирования и верификации проектов сверхбольших интегральных схем / Д. И. Слинкин // Программные продукты и системы. – 2017. – № 3(30). – С. 401–407.Slinkin D. I. Analysis of modern methods for testing and verification of vlsi projects software products and systems. Programmnyye produkty i sistemy [Software Products and Systems], 2017, no. 3(30), pp. 401–407 (In Russ.).Камкин, А. Обзор современных технологий имитационной верификации аппаратуры / А. Камкин, М. Чупилко // Программирование. – 2011. – № 3. – С. 42–49.Kamkin A., Chupilko M. Overview of modern technologies for simulation verification of equipment. Programmirovaniye [Programming], 2011, no. 3, pp. 42–49 (In Russ.).Kaner, C. What Is a Good Test Case? Software Testing Analysis & Review Conference (STAR) East / C. Kaner. – Mode of access: https://profinit.eu/wp-content/uploads/2016/03/WhatIsGoodTestcase.pdf. – Date of access: 10.02.2023.Kaner C. What is a good test case? Software Testing Analysis & Review Conference (STAR) East. Available at: https://profinit.eu/wp-content/uploads/2016/03/WhatIsGoodTestcase.pdf (accessed 10.02.2023).The Open Source VHDL Verification Methodology. User’s Guide Rev. 1.2 / ed. J. Lewis. – Mode of access: https://www.doulos.com/knowhow/vhdl/the-open-source-vhdl-verification-methodology-osvvm/. – Date of access: 02.09.2023.Lewis J. (ed.). Open Source VHDL Verification Methodology. User’s Guide Rev. 1.2. Available at: https://www.doulos.com/knowhow/vhdl/the-open-source-vhdl-verification-methodology-osvvm/ (accessed 02.09.2023).Закревский, А. Д. Параллельные алгоритмы логического управления / А. Д. Закревский. – Минск : Ин-т техн. кибернетики НАН Беларуси, 1999. – 202 с.Zakrevskiy A. D. Parallel'nyye algoritmy logicheskogo upravleniya. Parallel Logic Control Algorithms. Minsk, Institut tehnicheskoj kibernetiki Nacional'noj akademii nauk Belarusi, 1999, 202 p. (In Russ.).Advanced Verification Methodology Cookbook / A. Rose [et al.] ; ed. M. Glasser. – Mentor Graphics Corporation, 2008. – 338 р.Rose A., Fitzpatrick T., Rich D., Foster H. Advanced Verification Methodology Cookbook. In M. Glasser (ed.). Mentor Graphics Corporation, 2008, 338 p.Cai, L. Transaction level modeling: an overview / L. Cai, D. Gajski // First IEEE/ACM/IFIP Intern. Conf. on Hardware/ Software Codesign and Systems Synthesis, Newport Beach, CA, USA, 1–3 Oct. 2003. – Newport Beach, 2003. – P. 19–24.Cai L., Gajski D. Transaction level modeling: an overview. First IEEE/ACM/IFIP International Conference on Hardware/ Software Codesign and Systems Synthesis, Newport Beach, CA, USA, 1–3 October 2003. Newport Beach, 2003, pp. 19–24.Подход UniTesK к разработке тестов / В. В. Кулямин [и др.] // Программирование. – 2003. – № 6(29). – С. 25–43.Kulyamin V. V., Petrenko A. K., Kosachev A. S., Burdonov I. B. UniTesK approach to test development. Programmirovaniye [Programming], 2003, no. 6(29), pp. 25–43 (In Russ.).Lee, D. Principles and methods of testing finite state machine – a survey / D. Lee, M. Yannakakis // Proceedings of the IEEE. – 1996. – Vol. 84, no. 8. – P. 1090–1123.Lee D., Yannakakis M. Principles and methods of testing finite state machine – a survey. Proceedings of the IEEE, 1996, vol. 84, no. 8, pp. 1090–1123.Kanso, B. Compositional testing for FSM-based models / B. Kanso, O. Chebaro // Intern. J. of Software Engineering & Applications (IJSEA). – 2014. – Vol. 5, no. 3. – P. 9–23.Kanso B., Chebaro O. Compositional testing for FSM-based models. International Journal of Software Engineering & Applications (IJSEA), 2014, vol. 5, no. 3, pp. 9–23.Ponce de Leon, H. Model-based testing for concurrent systems with labeled event structures / H. Ponce de Leon, S. H. Delphine Longuet // Software Testing, Verification & Reliability. – 2014. – Vol. 24, no. 7. – P. 558–590.Ponce de Leon H. Delphine Longuet S. H. Model-based testing for concurrent systems with labeled event structures. Software Testing, Verification & Reliability, 2014, vol. 24, no. 7, pp. 558–590.Питерсон, Дж. Теория сетей Петри и моделирование систем : пер. с англ. / Дж. Питерсон. – М. : Мир, 1984. – 264 с.Peterson J. L. Petri Net Theory and the Modeling of Systems. Prentice Hall, Englewood Cliffs, 1981, 290 p.Zhu, H. A methodology of testing high-level Petri nets / H. Zhu, X. D. He // Information and Software Technology. – 2002. – Vol. 44. – P. 473–489.Zhu H., He X. D. A methodology of testing high-level Petri nets. Information and Software Technology, 2002, vol. 44, pp. 473–489.I/O conformance test generation with colored Petri nets / J. Liu [et al.] // Applied Mathematics and Information Sciences. – 2014. – Vol. 8, no. 6. – P. 2695–2704.Liu J., Ye1 X., Zhou J., Song X. I/O conformance test generation with colored Petri nets. Applied Mathematics and Information Sciences, 2014, vol. 8, no. 6, pp. 2695–2704.Бурдонов, И. Б. Неизбыточные алгоритмы обхода ориентированных графов. Детерминированный случай / И. Б. Бурдонов, А. С. Косачев, В. В. Кулямин // Программирование. – 2003. – № 5. – С. 11–30.Burdonov I. B., Kosachev A. S., Kulyamin V. V. Irredundant algorithms for traversing directed graphs. Deterministic case. Programmirovaniye [Programming], 2003, no. 5, pp. 11–30 (In Russ.).Herlihy, M. P. Linearizability: a correctness condition for concurrent objects / M. P. Herlihy, J. M. Wing // ACM Transactions on Programming Languages and Systems. – 1990. – Vol. 12, no. 3. – P. 463–492.Herlihy M. P., Wing J. M. Linearizability: a correctness condition for concurrent objects. ACM Transactions on Programming Languages and Systems, 1990, vol. 12, no. 3, pp. 463–492.Solihin, Y. Fundamentals of Parallel Multicore Architecture / Y. Solihin. – CRC Press, 2015. – 494 р.Solihin Y. Fundamentals of Parallel Multicore Architecture. CRC Press, 2015, 494 p.Halbwachs, N. Synchronous Programming of Reactive Systems / N. Halbwachs. – Springer-Verlag, 2010. – 192 p.Halbwachs N. Synchronous Programming of Reactive Systems. Springer-Verlag, 2010, 192 p.Черемисинов, Д. И. Проектирование и анализ параллелизма в процессах и программах / Д. И. Черемисинов. – Минск : Беларуская навука, 2011. – 300 с.Cheremisinov D. I. Proyektirovaniye i analiz parallelizma v protsessakh i programmakh. Design and the Analysis of Parallelism in Processes and Programs. Minsk, Belaruskaja navuka, 2011, 300 p. (In Russ.).Dtrgeron, J. Writing Test Benches & Functional Verification of HDL Models 2gd Edition / J. Dtrgeron. – Springer, 1993. – 508 р.Dtrgeron J. Writing Test Benches & Functional Verification of HDL Models 2gd Edition. Springer, 1993, 508 p.

The authors declare that there are no conflicts of interest present.