informИнформатикаInformatics1816-03012617-6963UIIP NASB10.37661/1816-0301-2021-18-3-7-17inform-1141Research ArticleАВТОМАТИЗАЦИЯ ПРОЕКТИРОВАНИЯCOMPUTER AIDED DESIGNКонтроль надежности защиты интегральных схем от троянов: кодирование и декодирование комбинационных структурMonitoring the reliability of integrated circuits protection against Trojans: encoding and decoding of combinational structuresЗолоторевичЛ. А.ZolotorevichL. A.

Золоторевич Людмила Андреевна - кандидат технических наук, доцент.

Ул. П. Бровки, 6, Минск, 220013

Lyudmila A. Zolotorevich - Cand. Sci. (Eng.), Assoc. Prof.

St. Р. Brovki, 6, Minsk, 220013

zolotorevichLA@bsuir.byИльинковВ. А.IlyinkovV. A.

Ильинков Валерий Андреевич - кандидат технических наук, доцент.

Ул. П. Бровки, 6, Минск, 220013

Valery A. Ilyinkov - Cand. Sci. (Eng.), Assoc. Prof.

St. Р. Brovki, 6, Minsk, 220013

v.ilyinkov@gmail.comБелорусский государственный университет информатики и радиоэлектроникиBelarusian State University of Informatics and Radioelectronics202130092021183717Copyright © Золоторевич Л.А., Ильинков В.А., 20212021Золоторевич Л.А., Ильинков В.А.Zolotorevich L.A., Ilyinkov V.A.Данная работа распространяется под лицензией Creative Commons Attribution 4.0.This work is licensed under a Creative Commons Attribution 4.0 License.https://inf.grid.by/jour/article/view/1141

Интегральные схемы и системы на кристалле являются ключевыми звеньями различных промышленных систем и систем обороноспособности государства. Появление контрафактных интегральных схем, проблемы пиратства, перепроизводства, несанкционированное вмешательство в проект микросхемы, аппаратные трояны требуют развития методов и средств их своевременного обнаружения. Трояны могут быть внесены в структуру интегральных схем при разработке и в процессе производства на этапах спецификации, проектирования, верификации и изготовления. Включение в структуру интегральных схем дополнительных элементов ставит под угрозу функциональную пригодность и надежность системы в целом. С целью аппаратной защиты проектов в настоящее время применяются методы аппаратного кодирования.

В работе рассматриваются особенности и надежность логического кодирования комбинационных схем. Предлагается алгоритм взлома кода комбинационных схем, основанный на описании закодированной структуры функцией разрешения и сведении задачи к КНФ-выполнимости. Исходными данными для декодирования структуры цифрового устройства являются структурная реализация закодированной схемы, полученная, например, методом обратного проектирования (проектирования по прототипу), а также активированный физический образец интегральной схемы, в защищенную от несанкционированного доступа память которой загружено правильное значение ключа. Этот образец может использоваться в виде модели черного ящика. Основная идея взлома ключа состоит в том, чтобы решить задачу, не прибегая к исследованиям на большом интервале значений входных и выходных переменных.

Integrated circuits, systems on a chip are the key links in various industrial systems and state defense systems. The emergence of counterfeit integrated circuits, problems of piracy, overproduction, unauthorized interference in the design of microcircuit, hardware Trojans require the development of methods and means of their timely detection. Trojans can be introduced into the integrated circuits structure both on the development stage and during the production process, including the stages of specification, design, verification and manufacturing. The inclusion of additional elements in the integrated circuits structure jeopardizes the functional suitability and reliability of the system as a whole. For the purpose of hardware protection of projects, the methods of hardware coding are currently used.

The paper discusses the features and reliability of logical coding of combinational circuits. An algorithm for cracking the code of combinational circuits is proposed, based on the description of encoded structure by the resolution function and reducing the problem to SAT CNF. The initial data for decoding the structure of a digital device is the structural implementation of encoded circuit, obtained, for example, by reverse engineering (prototype design), as well as an activated physical sample of an integrated circuit, when into protected from unauthorized access memory the correct key value is loaded. This sample can be used as a black box model. The main idea of breaking a key is to solve a problem without research on a large interval of values of input and output variables.

цифровое устройствологическое кодированиедекодированиефункция разрешениявыполнимость КНФ-функцииdigital devicelogical codingdecodingresolution functionSAT CNFReferencesЗолоторевич, Л. А. Аппаратная защита цифровых устройств / Л. А. Золоторевич // Вестник Томского гос. ун-та. Управление, вычислительная техника, информатика. - 2020. - № 50. - С. 69-78. https://doi.Org/10.17223/19988605/50/9Zolotorevich L. A. Hardware protection of digital devices. Vestnik Tomskogo gosudarstvennogo universiteta. Upravlenie, vychislitel'naja tehnika, informatika [Bulletin of Tomsk State University. Management, Computer Technology, Informatics], 2020, no. 50, рр. 69-78. https://doi.org/10.17223/19988605/50/9 (In Russ.).Subramanyan, P. Evaluating the security of logic encryption algorithms / P. Subramanyan, S. Ray, S. Malik // 2015 IEEE Intern. Symp. on Hardware Oriented Security and Trust (HOST), Washington, DC, USA, 5-7 May 2015. - Washington, 2015. - P. 137-143.Subramanyan P., Ray S., Malik S. Evaluating the security of logic encryption algorithms. 2015 IEEE International Symposium on Hardware Oriented Security and Trust (HOST), Washington, DC, USA, 5-7May 2015. Washington, 2015, рр. 137-143.Security analysis of integrated circuit camouflaging / J. Rajendran [et al.] // ACM SIGSAC Conf. on Computer & Communications Security, Berlin, Germany, 4-8 Nov. 2013. - Berlin, 2013. - P. 709-720.Rajendran J., Sam M., Sinanoglu O., Karri R. Security analysis of integrated circuit camouflaging. ACM SIGSAC Conference on Computer & Communications Security, Berlin, Germany, 4-8 November 2013. Berlin, 2013, рр. 709-720.Roy, J. A. EPIC: Ending piracy of integrated circuits / J. A. Roy, F. Koushanfar, I. L. Markov // IEEE Computer. - 2010. - Vol. 43, no. 10. - P. 30-38.Roy J. A., Koushanfar F., Markov I. L. EPIC: Ending piracy of integrated circuits. IEEE Computer, 2010, vol. 43. no. 10, рр. 30-38.On improving the security of logic locking / M. Yasin [et al.] // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2016. - Vol. 35, no. 9. - P. 1411-1424.Yasin M., Rajendran J., Sinanoglu O., Karri R. On improving the security of logic locking. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2016, vol. 35, no. 9, рр. 1411-1424.Logic encryption: a fault analysis perspective / J. Rajendran [et al.] // DATE '12 : Proc. of the Conf. on Design, Automation and Test in Europe, Dresden, Germany, March, 2012. - Dresden, 2012. - P. 953-958.Rajendran J., Pino Y., Sinanoglu O., Karri R. Logic encryption: a fault analysis perspective. DATE '12: Proceedings of the Conference on Design, Automation and Test in Europe, Dresden, Germany, March, 2012. Dresden, 2012, рр. 953-958.Fault analysis-based logic encryption / J. Rajendran [et al.] // IEEE Transactions on Computers. - 2015. -Vol. 64, no. 2. - P. 410-424.Rajendran J., Zhang H., Zhang C., Rose G. S., Pino Y., ..., Karri R. Fault analysis-based logic encryption. IEEE Transactions on Computers, 2015, vol. 64, no. 2, рр. 410-424.A novel hardware logic encryption technique for thwarting illegal overproduction and hardware trojans / S. Dupuis [et al.] // 20th IEEE Intern. On-Line Testing Symp., Platja d'Aro, Catalunya, Spain, 7-9, July 2014. -Platja d'Aro, 2014. - P. 49-54.Dupuis S., Ba P., Natale G. D., Flottes M., Rouzeyre B. A novel hardware logic encryption technique for thwarting illegal overproduction and hardware trojans. 20h IEEE International On-Line Testing Symposium, Platja d'Aro, Catalunya, Spain, 7-9 July 2014. Platja d'Aro, 2014, рр. 49-54.Plaza, S. M. Solving the third-shift problem in IC piracy with test-aware logic locking / S. M. Plaza, I. L. Markov // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. - 2015. -Vol. 34, no. 6. - P. 961-971.Plaza S. M., Markov I. L. Solving the third-shift problem in IC piracy with test-aware logic locking. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2015, vol. 34. no. 6, рр. 961-971.Lee, Y.-W. Improving logic obfuscation via logic cone analysis / Y.-W. Lee, N. Touba // Proc. Latin-American Test Symp., Puerto Vallarta, Mexico, 25-27 March 2015. - Puerto Vallarta, 2015. - Р. 1-6.Lee Y.-W., Touba N. Improving logic obfuscation via logic cone analysis. Proceedings Latin-American Test Symposium, Puerto Vallarta, Mexico, 25-27March 2015. Puerto Vallarta, 2015, рр. 1-6.Roy, J. A. Ending piracy of integrated circuits / J. A. Roy, F. Koushanfar, I. L. Markov // IEEE Computer. -2010. - Vol. 43, no. 10. - P. 30-38.Roy J. A., Koushanfar F., Markov I. L. Ending piracy of integrated circuits. IEEE Computer, 2010, vol. 43, no. 10, рр. 30-38.Weighted logic locking: a new approach for IC piracy protection / N. Karousos [et al.] // IEEE 23rd Intern. Symp. on On-Line Testing and Robust System Design (IOLTS), Thessaloniki, Greece, 3-5 July 2017. -Thessaloniki, 2017. - P. 221-226.Karousos N., Pexaras K., Karybali I. G., Kalligeros E. Weighted logic locking: a new approach for IC piracy protection. IEEE 23rd International Symposium on On-Line Testing and Robust System Design (IOLTS), Thessaloniki, Greece, 3-5 July 2017. Thessaloniki, 2017, рр. 221-226.Золоторевич, Л. А. Исследование методов и средств верификации проектов и генерации тестов МЭС / Л. А. Золоторевич // Сб. науч. тр. Всерос. науч.-техн. конф. «Проблемы разработки перспективных микроэлектронных систем» (МЭС-2006) / под общ. ред. А. Л. Стемпковского. - М. : ИППМ РАН, 2006. - С. 163-168.Zolotorevich L. A. Research of methods and means of project verification and test generation of MES. Sbornik nauchnyh trudov Vserossijskoj nauchno-tehnicheskoj konferencii "Problemy razrabotki perspektivnyh mikrojelektronnyh sistem" (MJeS-2006) [Collection of Scientific Papers of the All-Russian Scientific and Technical Conference "Problems of Development of Promising Microelectronic Systems" (MES-2006)]. In Stempkovskij A. L. (ed.). Moscow, Institut problem proektirovanija v mikrojelektronike Rossijskoj akademii nauk, 2006, рр. 163-168 (In Russ.).Zolotorevich, L. A. Project verification and construction of superchip tests at the RTL level / L. A. Zolotorevich // Automation and Remote Control. - N. Y. : Plenum Press, 2013. - Vol. 74, iss. 1. -P. 113-122.Zolotorevich L. A. Project verification and construction of superchip tests at the RTL level. Automation and Remote Control. New York, Plenum Press, 2013, vol. 74, iss. 1, рр. 113-122.

The authors declare that there are no conflicts of interest present.